[發(fā)明專利]可擴展式保護電壓發(fā)生器

在審

• 申請?zhí)枺?/td>: 201510802139.2
• 申請日: 2015-11-19
• 公開（公告）號: CN105630059A
• 公開（公告）日: 2016-06-01
• 發(fā)明（設計）人: P·巴拉;H·阿德瓦尼
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張昊

1.一種電路，包括：

保護電壓發(fā)生器，所述保護電壓發(fā)生器與第一電壓節(jié)點、第二電壓節(jié)點和接地電壓節(jié) 點耦合，所述保護電壓發(fā)生器被配置成用于基于所述第一電壓節(jié)點和所述第二電壓節(jié)點在 多個第一節(jié)點處生成多個保護電壓；以及

電壓保護階梯結構，所述電壓保護階梯結構耦合在所述第一電壓節(jié)點與低壓電路之 間，所述電壓保護階梯結構在所述多個第一節(jié)點處與所述多個保護電壓耦合，所述電壓保 護階梯結構被配置成用于基于所述第一電壓節(jié)點和所述多個保護電壓生成第一低電壓。

2.如權利要求1所述的電路，其中所述保護電壓發(fā)生器進一步包括多個發(fā)生器級，每個 級被配置成用于生成所述多個保護電壓之一。

3.如權利要求2所述的電路，其中所述保護電壓發(fā)生器進一步包括電阻器階梯結構，所 述發(fā)生器級中的每個發(fā)生器級具有第一輸入、第二輸入和第三輸入，所述第一輸入和所述 第二輸入分別與所述電阻器階梯結構的第一電壓抽頭和第二電壓抽頭耦合。

4.如權利要求3所述的電路，其中所述多個發(fā)生器級中的第一發(fā)生器級具有與所述第 二電壓節(jié)點耦合的第三輸入，并且其中所述多個發(fā)生器級中的第二發(fā)生器級具有與所述第 一發(fā)生器級的輸出耦合的第三輸入。

5.如權利要求3所述的電路，其中所述多個發(fā)生器級中的每個發(fā)生器級進一步包括：

第一p型金屬氧化物半導體場效應晶體管(PMOS晶體管)，所述第一PMOS晶體管具有與 所述電阻器階梯結構的所述第一電壓抽頭耦合的源極端子和與所述第一PMOS晶體管的漏 極端子耦合的柵極端子；以及

第二PMOS晶體管，所述第二PMOS晶體管具有與所述第一PMOS晶體管的所述漏極端子耦 合的漏極端子、與所述第三輸入耦合的源極端子以及與所述電阻器階梯結構的所述第二電 壓抽頭耦合的柵極端子。

6.如權利要求3所述的電路，其中所述多個發(fā)生器級中的每個發(fā)生器級進一步包括：

第一n型金屬氧化物半導體場效應晶體管(NMOS晶體管)，所述第一NMOS晶體管具有與 所述電阻器階梯結構的所述第一電壓抽頭耦合的漏極端子和與所述第一NMOS晶體管的漏 極端子耦合的柵極端子；以及

第一PMOS晶體管，所述第一PMOS晶體管具有與所述第一NMOS晶體管的源極端子耦合的 漏極端子、與所述第三輸入耦合的源極端子以及與所述電阻器階梯結構的所述第二電壓抽 頭耦合的柵極端子。

7.如權利要求3所述的電路，其中所述多個發(fā)生器級中的每個發(fā)生器級進一步包括：

二極管，所述二極管具有與所述電阻器階梯結構的所述第一電壓抽頭耦合的陽極端 子；以及

第一PMOS晶體管，所述第一PMOS晶體管具有與所述二極管的陰極端子耦合的漏極端 子、與所述第三輸入耦合的源極端子以及與所述電阻器階梯結構的所述第二電壓抽頭耦合 的柵極端子。

8.如權利要求1所述的電路，其中所述第一電壓節(jié)點是第一電壓信號，所述第二電壓節(jié) 點是第二電壓信號，所述第二電壓信號是正電壓并且小于所述第一電壓信號，并且其中所 述多個保護電壓中的每個保護電壓是在所述第一電壓信號與所述第二電壓信號之間的不 同的電壓。

9.如權利要求8所述的電路，其中所述多個保護電壓中的相鄰電壓之間的差基本上等 于所述第二電壓信號。

10.如權利要求8所述的電路，其中所述第一電壓信號是大約6伏特而所述第二電壓信 號是大約1.8伏特。

11.如權利要求1所述的電路，其中所述第一電壓節(jié)點是第一電壓信號，所述第二電壓 節(jié)點是第二電壓信號，所述第二電壓信號是正電壓并且大于所述第一電壓信號，并且其中 所述多個保護電壓中的每個保護電壓基本上等于所述第二電壓信號。

12.如權利要求1所述的電路，其中所述電壓保護階梯結構進一步包括串聯(lián)耦合在所述 第一電壓節(jié)點與所述低壓電路之間的多個共源共柵器件，所述多個共源共柵器件中的每個 共源共柵器件具有與所述多個保護電壓之一耦合的柵極。