[發明專利]一種反激同步整流控制電路

有效

• 申請號: 201510781618.0
• 申請日: 2015-11-13
• 公開（公告）號: CN105391302A
• 公開（公告）日: 2016-03-09
• 發明（設計）人: 陳京誼;劉曉剛;張福亮;李誠;李敬
• 申請（專利權）人: 航天科工慣性技術有限公司
• 主分類號: H02M3/335
• 分類號: H02M3/335
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種反激同步整流控制電路，其特征在于，包括第一延遲環節、第二延遲環節、第三延遲環節、加速環節、加速關斷環節、IC驅動芯片、PWM信號、隔離驅動變壓器、初級MOSFET管、次級MOSFET管和反向環節；

其中，所述第一延遲環節由阻容構成，輸入波形由PWM三角波提供，其輸出端與第一MOSFET管的柵極相連；

所述第二延遲環節和所述加速環節并聯，并聯后的電路輸出端和所述反向環節的一端連接，輸入波形由PWM三角波提供；

所述第三延遲環節和所述加速關斷環節并聯，并聯后的電路輸出端和所述IC驅動芯片的信號輸入腳相連，所述IC驅動芯片的驅動輸出腳和所述第二MOSFET管的柵極相連；

所述隔離驅動變壓器的一端和所述反向環節的另一端連接，所述隔離驅動變壓器的另一端和所述第三延遲環節的輸入端連接；

PWM三角波同時進入第一延遲環節和第二延遲環節，通過所述第一延遲環節輸出方波給所述初級MOSFET管提供功率驅動方波，并進行相應的死區控制；同時通過所述第二延遲環節和所述加速環節負責控制次級驅動信號時序，在需要所述次級MOSFET管開通時，對驅動信號進行延遲，以造成對應死區時間，所述加速環節可調，只在PWM下降時起作用，所述第三延遲環節和所述加速關斷環節分別在所述次級MOSFET管的PWM驅動信號上升和下降兩個沿起作用，固定延遲開通，加速關斷，以保證所述次級MOSFET管在任何負載條件下有穩定的死區時間和可靠關斷，所述IC驅動芯片為所述次級MOSFET管提供功率驅動信號，保證所述次級MOSFET管驅動信號波形完整，通過各延遲和加速環節相互調節，使用同一個PWM三角波，分別控制所述初級MOSFET管和所述次級MOSFET管驅動上升和下降四個沿的死區或重疊時間，以實現不同的電路控制策略。

2.根據權利要求1所述的電路，其特征在于，所述第一延遲環節由所述次級MOSFET管，第一電阻R1，第二電阻R2，第一電容C1組成，三角波到達時所述第二電阻R2向Q3充電，推后Q3基極到達開通電壓的時間，所述第一電阻R1、所述第一電容C1進一步延遲驅動到達所述初級MOSFET管開通的電壓的時間，延遲MOSFETQ1驅動上升沿，所述第二延遲環節由第四電阻R4、第二電容C2組成，用于減慢次級驅動信號變化，所述第四電阻R4向所述第二電容C2充電，減慢驅動信號高低變換速度，延遲所述次級MOSFET管上升沿。

3.根據權利要求2所述的電路，其特征在于，所述加速環節由第三二極管D3構成，所述第三二極管為肖特基二極管，用于加速驅動信號向次級傳遞，在驅動信號變向時，所述第三二極管D3短路所述第四電阻R4直接對所述第二電容C2放電，加速信號傳遞，加速所述次級MOSFET管下降沿。

4.根據權利要求3所述的電路，其特征在于，第三電阻R3、第三電容C3構成所述第三延遲環節,該環節用于調整次級驅動能力和驅動波形，所述第三電阻R3對所述第三電容C3放電，增大所述第三電阻R3可延遲所述第三電容C3放電速度，減緩信號傳遞延遲所述次級MOSFET管開通。

5.根據權利要求4所述的電路，其特征在于，第四二極管D4、第二二極管D2、第五電阻R5、Q4組成所述加速關斷環節，該環節在電路拓撲上與所述第三電阻R3、第三電容C3構成的所述第三延遲環節串聯，上升或下降沿到達所述次級MOSFET管時所述第三延遲環節和所述加速環節同時工作。

6.根據權利要求5所述的電路，其特征在于，所述第二二極管D2、第五電阻R5直接向所述次級MOSFET管提供驅動，當驅動信號處于下降沿時，所述第四二極管D4造成Q4基極迅速拉低，短路所述第二二極管D2、所述第五電阻R5，組成所述加速關斷環節，為加速所述次級MOSFET管關斷提供足夠的驅動能力。