[發明專利]在FINFET器件上形成替代柵極結構的方法及其得到的器件

在審

• 申請號: 201510745195.7
• 申請日: 2015-11-05
• 公開（公告）號: CN105590865A
• 公開（公告）日: 2016-05-18
• 發明（設計）人: 謝瑞龍;蔡秀雨
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/8234;H01L27/088
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

一般來說，本發明是涉及半導體器件的制造，尤指涉及在鰭式場 效晶體管器件上形成替代柵極結構的各種新穎方法及其所得到的器 件。

背景技術

現代集成電路，像是微處理器、存儲器件等等，大量的電路器件， 特別是晶體管，被設置在受限的芯片面積上。晶體管具有各種形狀及 形式，例如，平面晶體管、鰭式場效晶體管、納米線器件等等。這些 晶體管通常是NMOS(N型場效晶體管)或是PMOS(P型場效晶體管)型器 件，其中“N”和“P”的指定是依據用于創造該器件的該源極/漏極的 摻雜類型。所謂的CMOS(互補金屬氧化物半導體)技術或產品指的是用 NMOS和PMOS晶體管器件制造的集成電路產品。不論該晶體管器件的物 理配置，各器件包括漏極和源極區，以及位在該源極/漏極區上方及之 間的柵極電極結構。在施加適當的控制電壓至柵極電極，會在該漏極 區和該源極區之間形成導通通道區。

圖1A顯示出一現有技術，在半導體襯底12上方形成的鰭式場效 晶體管半導體器件10的透視圖，其將被引用以方便說明，在一非常高 水平下，傳統鰭式場效晶體管器件的一些基本特征。在這個例子中， 鰭式場效晶體管器件10包括三個示例性鰭部14、柵極結構16、側壁 間隔件18和柵極蓋20。柵極結構16通常包括絕緣材料層(未單獨示 出)，例如高k絕緣材料層或二氧化硅層，以及一或多個導電材料層(例 如，金屬和/或多晶硅)其作為器件10的柵極電極。鰭部14具有三維 配置:高度14H、寬度14W和軸向長度14L。軸向長度14L對應電流行 進的方向，例如，器件10的柵極長度(GL)，當它是可操作的。鰭部14 被柵極結構16覆蓋的部分是鰭式場效晶體管器件10的通道區。在常 規處理流程中，鰭部14位于間隔件18外圍的部分，即是在器件10的 該源極/漏極區，通過執行一或多個磊晶生長工藝以生長額外的半導體 材料于器件10的該源極/漏極區中的該鰭部上，以增大或甚至合并在 一起(這種情況在圖1A中未示出)。

圖1B示出包括三個示例性鰭部14的傳統鰭式場效晶體管器件的 簡化平面圖。器件10的剖面圖由圖1C示出的柵極結構16中得到。參 照圖1C，器件10包括位于鰭部14之間的絕緣材料層22，位于柵極蓋 層20上方的另一絕緣材料層24，以及電耦接到柵極結構16的柵極接 觸結構28。圖1C中示出的器件10是三柵(或三柵極)鰭式場效晶體管 器件。也就是說，在操作過程中，會建構一個非常淺的導電區26(僅在 圖1C中的中間鰭部示出)，用于提供電流路徑或通道，以從該源極流 到該漏極。導電區26形成向內的側表面14S且位在鰭部14的頂表面 14T下方。如圖所示，鰭式場效晶體管器件10的整體柵極長度(GL)和 鰭式場效晶體管器件10的整體寬度(GW)全部取向于基本上平行于襯底 10的水平面12A。

對許多早期的器件技術世代，大多數晶體管組件的柵極電極結構 是包括多個硅基材料，像是二氧化硅和/或氮氧化硅柵絕緣層，結合多 晶硅柵極電極。然而，隨著積極地縮小晶體管組件，通道長度已逐漸 變得越來越小，許多較新世代的器件采用包括替代材料的柵極電極堆 棧，以努力避免短通道效應，其與傳統硅基材料用于通道長度變小的 晶體管息息相關。舉例來說，在一些積極縮小的晶體管組件中，其可 具有的通道長度等級約在14到32納米，柵極結構包括高k柵極絕緣 層(k值為10或更大)和一或多個金屬層，所謂的高k介電/金屬柵極 (HK/MG)配置，已經比迄今更常用二氧化硅/多晶硅(SiO/poly)配置顯 示出可提供顯著增強的運作性能。

一個已被用于形成具有高k/金屬柵極結構的晶體管的已知處理方 法為所謂的”后柵極”或”替代柵極”技術。在替代柵極技術中，所 謂的”虛擬”或犧牲柵極結構最初會形成并在執行許多工藝運作以形 成該器件時適當地維持，例如，摻雜源極/漏極區的形成，執行退火工 藝以修復由離子植入工藝讓該襯底造成的損傷，以及激活該植入的摻 雜材料。在該工藝中的某些時候，會去除該犧牲柵極結構，以在該器 件的最終HK/MG柵極結構形成的地方定義出柵極孔。