[發明專利]用于提供時間間隔的數字表示的預測性時間數字轉換器和方法

有效

• 申請號: 201510745038.6
• 申請日: 2015-11-05
• 公開（公告）號: CN105703895B
• 公開（公告）日: 2019-08-06
• 發明（設計）人: 托馬斯·邁耶;斯蒂芬·特爾蒂尼克
• 申請（專利權）人: 英特爾公司
• 主分類號: H04L7/033
• 分類號: H04L7/033
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

本文公開了提供時間間隔的數字表示的預測性時間數字轉換器和方法。在一個示例中，TDC可以包括延遲線、選擇電路、和鎖存電路。延遲線可以包括多個延遲元件，該多個延遲元件被配置為順序傳送第一信號的第一邊緣通過多個延遲元件。選擇電路可以被配置為接收第一信號，接收預測信息，并且基于預測信息來將第一信號路由到多個延遲元件中的一個延遲元件的輸入端。鎖存電路可以接收第二信號，并且可以在接收到第二信號的第二邊緣時鎖存延遲線的多個輸出。鎖存電路的輸出可以提供對第一邊緣和第二邊緣之間的延遲的指示。

技術領域

本主題總地涉及通信架構，更具體地涉及用于發送器、接收器、或收發器的時間數字轉換器的裝置和方法。一些示例涉及鎖相環。一些示例涉及適用于根據一些第三代合作伙伴計劃(3GPP)長期演進(LTE)標準來發送包括正交頻分多址(OFDMA)信號的正交頻分復用(OFDM)信號的發送器。

背景技術

數字收發器架構對于現代無線電非常有吸引力，因為與傳統模擬架構相比它們能夠提供改善的面積和功率消耗特性。例如，與切換信號的模擬收發器處理電路相比，切換信號的高度數字化的收發器處理電路可以在小規模CMOS工藝中更好地被實現。時間數字轉換器(TDC)通常被實現在數字發送器電路中，以將模擬時域信息轉換為適用于數字處理域的信息。例如，TDC可以被用在鎖相環(PLL)中以測量相位誤差、或可以被用在本地振蕩器生成中以校準諸如數字時間轉換器(DTC)之類的其它時域數字處理電路。通常，TDC可以提供測量機制或電路，以接收第一事件和第二事件并且提供這兩個事件之間的時間間隔的數字表示。提供高分辨率和低功耗的TDC對當前的數字信號處理電路(例如，數字發送器、數字接收器、和數字收發器)來說是優選的組件。

發明內容

根據本公開的實施例，提供了一種時間數字轉換器(TDC)，包括：延遲線，該延遲線包括多個延遲元件，該多個延遲元件被配置為傳送第一信號的第一邊緣順序通過所述多個延遲元件；選擇電路，該選擇電路被配置為接收所述第一信號，接收預測信息，并且基于所述預測信息來將所述第一信號路由到所述多個延遲元件中的一個延遲元件的輸入端；以及鎖存電路，該鎖存電路被配置為接收第二信號，在接收到所述第二信號的第二邊緣時鎖存所述延遲線的多個輸出，并且輸出對所述第一邊緣和所述第二邊緣之間的延遲的指示。

根據本公開的實施例，還提供了一種提供時間間隔的數字表示的方法，該方法包括：基于在多路復用器處所接收的預測信息來將第一信號多路復用到延遲線的多個順序相連的延遲元件中的延遲元件的輸入端；按順序方式傳送所述第一信號的第一邊緣通過所述多個順序相連的延遲元件中的剩余的多個順序相連的延遲元件；當在鎖存電路處接收到第二信號的第二邊緣時，將所述多個順序相連的延遲元件的多個輸出狀態鎖存在所述鎖存電路處；以及使用所述鎖存電路的輸出提供對所述第一邊緣和所述第二邊緣之間的延遲的指示。

根據本公開的實施例，還提供了一種通信設備，包括：參考生成器，該參考生成器被配置為提供參考頻率和相位信息；數字時間轉換器(DTC)，該DTC被配置為接收所述參考頻率和相位信息，從基帶處理器接收相位調制信息，并且提供相位調制信號；以及時間數字轉換器(TDC)，該TDC被配置為提供針對所述參考生成器或所述DTC的補償信息，所述TDC包括：延遲線，該延遲線包括多個延遲元件，該多個延遲元件被配置為傳送第一信號的第一邊緣順序通過所述多個延遲元件；選擇電路，該選擇電路被配置為接收所述第一信號，接收預測信息，并且基于所述預測信息來將所述第一信號路由到所述多個延遲元件中的一個延遲元件的輸入端；以及鎖存電路，該鎖存電路被配置為接收第二信號，在接收到所述第二信號的第二邊緣時鎖存所述延遲線的多個輸出，其中，所述鎖存電路的輸出提供對所述第一邊緣和所述第二邊緣之間的延遲的指示。

附圖說明

在不一定按比例繪制的附圖中，相似的標號可描述不同視圖中的相似組件。具有不同字母下標的相似標號可表示相似組件的不同實例。附圖總地通過示例，而不是通過限制的方式示出了本文檔中論述的各種實施例。