[發(fā)明專利]基于重構(gòu)的FPGA多余度實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201510744148.0
• 申請日: 2015-11-05
• 公開（公告）號: CN105354381B
• 公開（公告）日: 2018-07-13
• 發(fā)明（設(shè)計）人: 全浩軍;王樂鴻;所玉君;崔建飛
• 申請（專利權(quán)）人: 天津津航計算技術(shù)研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中國兵器工業(yè)集團(tuán)公司專利中心 11011
• 代理人: 劉東升

本發(fā)明公開了一種基于重構(gòu)的FPGA多余度實現(xiàn)方法，該方法首先生成各余度模塊FPGA配置數(shù)據(jù)，統(tǒng)計配置數(shù)據(jù)長度、確定超時參數(shù)，然后建立余度切換表并根據(jù)該表組建余度切換模塊，生成余度切換模塊FPGA配置數(shù)據(jù)，之后將配置數(shù)據(jù)整合后燒寫到FPGA配置芯片中；余度切換模塊根據(jù)余度切換表配置看門狗、進(jìn)行余度調(diào)度，使用指定的余度模塊配置數(shù)據(jù)配置FPGA并運(yùn)行，當(dāng)所選余度發(fā)生故障時重新返回余度切換模塊進(jìn)行余度選擇，直至所有余度失效。本發(fā)明方法采用重構(gòu)方式實現(xiàn)單FPGA的多余度，與非重構(gòu)方式相比，避免了FPGA硬件成本的增加，降低了對輸入數(shù)據(jù)的傳輸協(xié)議要求，增加了系統(tǒng)設(shè)計的靈活性，使用戶可建立更為可靠的多余度系統(tǒng)。

技術(shù)領(lǐng)域

本發(fā)明屬于FPGA多余度實現(xiàn)領(lǐng)域，涉及一種基于重構(gòu)的FPGA多余度實現(xiàn)方法。

背景技術(shù)

余度技術(shù)是提高系統(tǒng)工作可靠性的一種重要手段,由于FPGA具有良好的可定制性，可滿足多樣化的余度切換需求，因此在多余度系統(tǒng)中得到了廣泛應(yīng)用。傳統(tǒng)的基于FPGA的多余度系統(tǒng)采用非重構(gòu)的單FPGA或多FPGA兩種實現(xiàn)方式，其中單FPGA實現(xiàn)方式是將多路采用相同或類似協(xié)議傳輸?shù)臄?shù)據(jù)同時送入FPGA中，F(xiàn)PGA對各路數(shù)據(jù)進(jìn)行正確性判斷并據(jù)此進(jìn)行系統(tǒng)控制和數(shù)據(jù)選擇。多FPGA實現(xiàn)方式則是采用2個或更多的FPGA芯片構(gòu)成硬件冗余，當(dāng)某個FPGA工作異常時自動切換到另一個FPGA，從而保證系統(tǒng)的正常工作。

以上兩種實現(xiàn)方式達(dá)到了提高系統(tǒng)可靠性的目的，在一定程度上滿足了系統(tǒng)的余度設(shè)計需求，但存在以下問題：單FPGA實現(xiàn)方式要求輸入的數(shù)據(jù)采用相同或類似的傳輸協(xié)議，如果傳輸協(xié)議不同，則FPGA需要針對每種協(xié)議建立不同的硬件處理邏輯，從而需要更大規(guī)模的FPGA和配置芯片，增加硬件成本；多FPGA實現(xiàn)方式不僅增加了硬件成本，還由于FPGA間控制和判斷邏輯的引入而在一定程度上增加了系統(tǒng)的故障率。

發(fā)明內(nèi)容

(一)發(fā)明目的

本發(fā)明的目的是：為避免FPGA多余度實現(xiàn)中硬件成本的增加，增加系統(tǒng)設(shè)計的靈活性，提供一種基于重構(gòu)的FPGA多余度實現(xiàn)方法。

(二)技術(shù)方案

為了解決上述技術(shù)問題，本發(fā)明提供一種基于重構(gòu)的FPGA多余度實現(xiàn)方法，其包括以下步驟：

1)生成各余度模塊FPGA配置數(shù)據(jù)，統(tǒng)計配置數(shù)據(jù)長度，確定超時參數(shù)；

2)根據(jù)步驟1)的統(tǒng)計數(shù)據(jù)建立余度切換表；

3)根據(jù)余度切換表組建余度切換模塊，生成余度切換模塊FPGA配置數(shù)據(jù)；

4)配置數(shù)據(jù)整合燒寫；

5)余度切換模塊配置看門狗，調(diào)度余度模塊；

6)使用指定的余度模塊配置數(shù)據(jù)配置FPGA并運(yùn)行；

7)重復(fù)步驟5)和步驟6)，直至所有余度失效；

所述步驟1)中，所述各余度模塊是用戶在每個余度中要實現(xiàn)的具體功能，通過在原用戶期望功能的基礎(chǔ)上添加看門狗子模塊實現(xiàn)；看門狗子模塊是FPGA開發(fā)環(huán)境提供的帶有看門狗功能的IP核，帶有看門狗復(fù)位信號，如果某余度模塊在一定時間內(nèi)沒有將看門狗復(fù)位信號置為有效，則看門狗復(fù)位超時，表明該余度所實現(xiàn)的功能出現(xiàn)故障，需要進(jìn)行余度切換；