[發明專利]三維半導體器件及其制造方法

在審

• 申請號: 201510738219.6
• 申請日: 2015-11-03
• 公開（公告）號: CN105390500A
• 公開（公告）日: 2016-03-09
• 發明（設計）人: 霍宗亮;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;H01L29/423
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及一種三維半導體存儲器件及其制造方法。

背景技術

為了改善存儲器件的密度，業界已經廣泛致力于研發減小二維布置的存儲器單元的尺寸的方法。隨著二維(2D)存儲器件的存儲器單元尺寸持續縮減，信號沖突和干擾會顯著增大，以至于難以執行多電平單元(MLC)操作。為了克服2D存儲器件的限制，業界已經研發了具有三維(3D)結構的存儲器件，通過將存儲器單元三維地布置在襯底之上來提高集成密度。

具體的，可以首先在襯底上沉積多層疊層結構(例如氧化物和氮化物交替的多個ONO結構)；通過各向異性的刻蝕工藝對襯底上多層疊層結構刻蝕而形成沿著存儲器單元字線(WL)延伸方向分布、垂直于襯底表面的多個溝道通孔(可直達襯底表面或者具有一定過刻蝕)；選擇性刻蝕溝道通孔側壁的疊層結構以形成多個凹陷，例如部分地刻蝕去除ONO結構中的氮化物的一部分而在上下兩層氧化物中形成凹陷，隨后在凹陷中形成被絕緣材料(例如隧穿層、阻擋層等等)包裹的浮柵；在溝道通孔中沉積多晶硅等材料形成柱狀溝道；沿著WL方向刻蝕多層疊層結構形成直達襯底的溝槽，露出包圍在柱狀溝道周圍的多層疊層；濕法去除疊層中的某一類型材料(例如完全去除ONO結構中的氧化物，僅保留與浮柵平行的氮化物)，在柱狀溝道周圍留下橫向分布的突起結構；在溝槽中突起結構的側壁沉積柵極介質層(例如高k介質材料)以及柵極導電層(例如Ti、W、Cu、Mo等)形成柵極堆疊，例如包括底部選擇柵極線、虛設柵極線、字線、頂部選擇柵極線；垂直各向異性刻蝕去除突起側平面之外的柵極堆疊，直至露出突起側面的柵極介質層；刻蝕疊層結構形成源漏接觸并完成后端制造工藝。此時，疊層結構在柱狀溝道側壁留下的一部分突起形成了柵電極之間的隔離層，而留下的柵極堆疊夾設在多個隔離層之間作為控制電極。當向柵極施加電壓時，柵極的邊緣電場會使得例如多晶硅材料的柱狀溝道側壁上感應形成源漏區，由此構成多個串并聯的MOSFET構成的門陣列而記錄所存儲的邏輯狀態。

對于上述浮柵存儲器件來說，作為控制柵的柵極導電層與浮柵處于上下交錯疊置關系，在隧穿層界面處浮柵并未直接鄰接控制柵，為了提高可靠性，需要增大控制柵與浮柵之間的耦合系數,這是由隧穿氧化層和阻擋層的電容決定。電容與介電常數以及控制柵與浮柵間的電容面積相關。在3DNAND中，現有結構使得控制柵到浮柵的耦合系數很難被提高，從而使得擦寫電壓提高，造成了存儲器件的保持特性和耐久性的退化。

發明內容

由上所述，本發明的目的在于克服上述技術困難，提出一種創新性三維半導體存儲器件及其制造方法。

為此，本發明一方面提供了一種三維半導體器件，包括多個存儲單元，多個存儲單元的每一個包括：溝道層堆疊，沿垂直于襯底表面的方向分布；多個絕緣層，沿著溝道層堆疊的側壁交替層疊；浮柵與控制柵極構成的多個配對，水平相鄰地位于相鄰絕緣層之間，浮柵與控制柵極之間具有至少一個阻擋層；隧穿層，位于浮柵與溝道層堆疊側壁之間；漏極，位于溝道層堆疊的頂部；以及源極，位于多個存儲單元的相鄰兩個存儲單元之間的襯底中；其中，浮柵與控制柵極相互配合以具有曲折的界面。

其中，浮柵和/或控制柵極形狀沿垂直方向上下對稱或非對稱；優選地，浮柵和/或控制柵極剖面為三角形、矩形、方形、梯形、倒梯形、Σ形、C形、D形的任一種或其組合。

其中，溝道層堆疊平行于襯底表面的截面形狀包括選自矩形、方形、菱形、圓形、半圓形、橢圓形、三角形、五邊形、五角形、六邊形、八邊形及其組合的幾何形狀，以及包括選自所述幾何形狀演化得到的實心幾何圖形、空心環狀幾何圖形、或者空心環狀外圍層與絕緣層中心的組合圖形。

其中，絕緣層材料選自氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮化硼、氧化鋁的任一種或其組合；任選地，溝道層堆疊包括溝道層、溝道填充層，優選地溝道層材料選自IV族單質、IV族化合物、III-V族化合物、II-VI族化合物半導體，例如為單晶Si、非晶Si、多晶Si、微晶Si、單晶Ge、SiGe、Si:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一種或其組合，優選地溝道填充層材料為空氣或氧化物、氮化物；任選地，阻擋層和/或隧穿層為氧化硅、高k材料的任一種或組合；任選地，浮柵和/或控制柵極材質為摻雜多晶硅、摻雜非晶硅、金屬、金屬合金、導電的金屬氮化物和/或金屬氧化物和/或金屬硅化物的任一種或其組合。