[發(fā)明專利]交叉耦合振蕩器排列、集成電路以及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201510724051.3
• 申請日: 2015-10-29
• 公開（公告）號: CN105577119B
• 公開（公告）日: 2018-11-13
• 發(fā)明（設(shè)計）人: 柏納得馬克坦博克
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技(新加坡)私人有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 何青瓦

1.一種交叉耦合振蕩器排列，其特征在于，包括：

第一振蕩器核心；以及

與所述第一振蕩器核心大體上相同的第二振蕩器核心；

其中，所述第一振蕩器核心和所述第二振蕩器核心中的每一個包括時鐘輸出和時鐘反相輸出，且所述第一振蕩器核心的時鐘輸出通過耦合電容器耦接于所述第二振蕩器核心的時鐘反相輸出，所述第一振蕩器核心的時鐘反相輸出通過耦合電容器耦接于所述第二振蕩器核心的時鐘輸出，以便所述第一振蕩器核心和所述第二振蕩器核心反相交叉耦合；以及

所述第一振蕩器核心和所述第二振蕩器核心被串聯(lián)連接以致所述第一振蕩器核心由第一電壓和第二電壓之間的電源供電以及所述第二振蕩器核心由所述第二電壓和第三電壓之間的電源供電。

2.根據(jù)權(quán)利要求1所述的交叉耦合振蕩器排列，其特征在于，

所述第一振蕩器核心的時鐘輸出和所述第二振蕩器核心的時鐘反相輸出耦接至直接由所述第一振蕩器核心和所述第二振蕩器核心驅(qū)動的輸出緩沖器；

或者，所述第一振蕩器核心的時鐘反相輸出和所述第二振蕩器核心的時鐘輸出耦接至直接由所述第一振蕩器核心和所述第二振蕩器核心驅(qū)動的輸出緩沖器。

3.根據(jù)權(quán)利要求2所述的交叉耦合振蕩器排列，其特征在于，

所述輸出緩沖器包括一個N通道金屬氧化物半導(dǎo)體NMOS晶體管和一個P溝道金屬氧化物半導(dǎo)體PMOS晶體管；

其中，所述NMOS晶體管和所述PMOS晶體管分別由第一振蕩器核心的時鐘輸出和所述第二振蕩器核心的時鐘反相輸出所驅(qū)動；或者，所述NMOS晶體管和所述PMOS晶體管分別由第一振蕩器核心的時鐘反相輸出和所述第二振蕩器核心的時鐘輸出所驅(qū)動。

4.根據(jù)權(quán)利要求2所述的交叉耦合振蕩器排列，其特征在于，所述輸出緩沖器耦接在所述第一電壓和所述第三電壓之間。

5.根據(jù)權(quán)利要求2所述的交叉耦合振蕩器排列，其特征在于，所述輸出緩沖器輸出一個信號，所述信號的擺動大體上為所述第一振蕩器核心和所述第二振蕩器核心各自的輸出的擺動的兩倍。

6.根據(jù)權(quán)利要求2所述的交叉耦合振蕩器排列，其特征在于，所述輸出緩沖器設(shè)置為耦接至一個電荷泵并提供一個輸出時鐘信號給所述電荷泵，所述輸出時鐘信號包括所述第一振蕩器核心的時鐘輸出和所述第二振蕩器核心的時鐘反相輸出的結(jié)合或者所述第一振蕩器核心的時鐘反相輸出和所述第二振蕩器核心的時鐘輸出的結(jié)合，并設(shè)置為一個方便關(guān)閉一個高功率射頻開關(guān)的形態(tài)。

7.根據(jù)權(quán)利要求1所述的交叉耦合振蕩器排列，其特征在于，還包括至少一個電容器設(shè)置為最小化第二電壓上的擾動，所述電容器至少跨越在所述第一電壓和所述第二電壓之間，或者，所述第二電壓和所述第三電壓之間。

8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的交叉耦合振蕩器排列，其特征在于，所述第一振蕩器核心和所述第二振蕩器核心中任一者包括：電阻-電容多階振蕩器。

9.根據(jù)權(quán)利要求8所述的交叉耦合振蕩器排列，其特征在于，所述電阻-電容多階振蕩器包括兩個有源反相器和一個由電阻器和電容器所構(gòu)成的電阻-電容振蕩器。

10.一種集成電路，其特征在于，包括一如權(quán)利要求1-9中任一項(xiàng)所述的交叉耦合振蕩器排列。