[發(fā)明專利]形成源漏區(qū)外延鍺硅均勻輪廓的方法

有效

• 申請?zhí)枺?/td>: 201510716917.6
• 申請日: 2015-10-28
• 公開（公告）號: CN105405766B
• 公開（公告）日: 2018-09-04
• 發(fā)明（設(shè)計）人: 譚俊;高劍琴;黃秋銘;鐘健
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/24
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 俞滌炯

本發(fā)明主要涉及一種形成源漏區(qū)外延鍺硅均勻輪廓的方法，包括以下步驟：在一個襯底上預(yù)制備柵極結(jié)構(gòu)；在襯底的頂部刻蝕形成第一、第二溝槽，使柵極結(jié)構(gòu)布置在襯底位于第一、第二溝槽之間的區(qū)域的上方；刻蝕第一、第二溝槽各自的側(cè)壁直至在它們的側(cè)壁上形成向內(nèi)凹陷的凹槽；刻蝕第一、第二溝槽各自帶有凹槽的側(cè)壁以增加側(cè)壁的粗糙程度；在第一、第二溝槽中填充鍺硅材料以分別形成漏極區(qū)和源極區(qū)。

技術(shù)領(lǐng)域

本發(fā)明主要涉及半導(dǎo)體器件，更確切地說，涉及一種帶有鍺硅材料作為場效應(yīng)晶體管器件的源極區(qū)和漏極區(qū)的半導(dǎo)體器件及其對應(yīng)的制備方法，藉此來增強(qiáng)場效應(yīng)晶體管器件的柵極控制和電流驅(qū)動能力。

背景技術(shù)

半導(dǎo)體集成電路行業(yè)經(jīng)歷著快速的增長，高速發(fā)展期間讓每芯片單元面積上總器件的數(shù)量不斷增加成為可能，但是器件單元本身的幾何尺寸不斷降低，這種尺寸的降低為提高生產(chǎn)效益和降低成本提供了益處，但是同步也讓芯片的加工和制造趨于復(fù)雜化。例如，隨著金屬氧化物半導(dǎo)體場效應(yīng)晶體管通過技術(shù)節(jié)點(diǎn)來減小尺寸，已經(jīng)出現(xiàn)了應(yīng)變的源極區(qū)和漏極區(qū)來增加載流子的遷移率，實(shí)現(xiàn)器件的性能改善。應(yīng)力的措施使得半導(dǎo)體的晶格變形或者應(yīng)變，影響著半導(dǎo)體的能帶排列和電荷傳輸特性。盡管當(dāng)前出現(xiàn)了利用鍺硅材料作為應(yīng)變的漏極區(qū)和源極區(qū)來適用于器件性能的改善，但改善的效果上并不令人完全滿意。由本發(fā)明后續(xù)的詳細(xì)說明和所附的權(quán)利要求中，在結(jié)合本發(fā)明伴隨著的圖式和先前技術(shù)的基礎(chǔ)之上，本發(fā)明揭示的特征和方案將變得清晰。

發(fā)明內(nèi)容

在一些實(shí)施例中，本發(fā)明涉及一種形成源漏區(qū)外延鍺硅均勻輪廓的方法，包括以下步驟：步驟S1：在一個襯底上預(yù)制備柵極結(jié)構(gòu)；步驟S2：在襯底的頂部刻蝕形成第一、第二溝槽，使柵極結(jié)構(gòu)布置在襯底位于第一、第二溝槽之間的區(qū)域的上方；步驟S3：刻蝕第一、第二溝槽各自的側(cè)壁直至在它們的側(cè)壁上形成向內(nèi)凹陷的凹槽；步驟S4：刻蝕第一、第二溝槽各自帶有凹槽的側(cè)壁以增加側(cè)壁的粗糙程度；步驟S5：在第一、第二溝槽中填充鍺硅材料以分別形成漏極區(qū)和源極區(qū)。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S2中，形成第一、第二溝槽帶有與襯底所在平面相正交的呈現(xiàn)為垂直平面的側(cè)壁形貌。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S3中，藉由各向異性的濕法刻蝕，將第一、第二溝槽各自的側(cè)壁刻蝕成帶有上部傾斜面和下部傾斜面的Σ型的側(cè)壁形貌。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S4中，藉由干法刻蝕第一、第二溝槽各自的側(cè)壁，在第一、第二溝槽各自帶有凹槽的側(cè)壁表面形成蜂窩狀的絨面結(jié)構(gòu)。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S3中，第一、第二溝槽各自的帶有的上部傾斜面和下部傾斜面均為<111>晶面。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S3中，采用含有氯化氫的蝕刻氣體來蝕刻第一、第二溝槽各自的內(nèi)壁表面，并且進(jìn)行干法蝕刻的條件滿足：將溫度控制在550～750℃范圍內(nèi)，壓強(qiáng)在10～700torr范圍內(nèi)，氣體流量在70～300sccm范圍內(nèi)及刻蝕時間在3～120s范圍內(nèi)。

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S5中，包括以下分/子步驟：子步驟S5.1：在第一、第二溝槽的底部和側(cè)壁外延生長一個緩沖層(Buffer layer)；以及步驟S5.2：在第一、第二溝槽內(nèi)部外延生長鍺硅材料(Bulk layer)；步驟S5.3：在第一、第二溝槽內(nèi)的鍺硅材料上表面外延生長硅材料(Silicon-Cap layer)；

上述的形成源漏區(qū)外延鍺硅均勻輪廓的方法，在步驟S5.1中制備的緩沖層為低摻雜濃度鍺硅的一個籽晶層，其摻雜濃度低于步驟S5.2中制備的鍺硅材料的濃度，以及籽晶層的厚度在的范圍內(nèi)。