[發明專利]具有屏蔽柵的溝槽柵MOSFET的制造方法

在審

• 申請號: 201510706074.1
• 申請日: 2015-10-27
• 公開（公告）號: CN105355560A
• 公開（公告）日: 2016-02-24
• 發明（設計）人: 陳晨
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/51
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種具有屏蔽柵的溝槽柵MOSFET的制造方法。

背景技術

如圖1所示，是現有具有屏蔽柵(ShieldGateTrench，SGT)的溝槽柵MOSFET的結構示意圖；以N型器件為例，現有具有屏蔽柵的溝槽柵MOSFET的單元結構包括：

N型硅外延層102，形成于硅襯底101上。硅襯底101為重摻雜并在背面形成有漏極112，硅外延層102為輕摻雜，用于形成漂移區。

在硅外延層102的表面形成有P阱108。

一溝槽103穿過P阱108進入到硅外延層102中，溝槽103中填充有多晶硅柵107和多晶硅屏蔽柵105。多晶硅柵107和溝槽103的側面隔離有柵氧化層106a，多晶硅柵107和多晶硅屏蔽柵105之間隔離有氧化層即多晶硅間隔離氧化層(IPO)106b，多晶硅屏蔽柵105和溝槽103的側面以及底部表面之間隔離有底部介質層即溝槽介質層(TCHLiner)，所述底部介質層由依次疊加的第一氧化膜104a、第二氮化膜104b和第三氧化膜104c組成，呈氧化膜-氮化膜-氧化膜的ONO結構。

源區109形成在P阱108中。多晶硅柵107從側面覆蓋源區109和P阱108，且被多晶硅柵107側面覆蓋的P阱108的表面用于形成連接源區109和底部硅外延層102的溝道。

層間膜110將器件覆蓋，正面金屬層111通過接觸孔和源區109接觸引出源極，多晶硅柵107頂部也通過正面金屬層111引出柵極；背面金屬層112引出漏極。

如圖2A至圖2F所示，是現有具有屏蔽柵的溝槽柵MOSFET的制造方法各步驟中的器件溝槽柵結構示意圖；現有方法包括步驟：

如圖2A所示，首先在硅外延層102中形成溝槽103，N型硅外延層102底部的硅襯底101請如圖1所示。

在溝槽103中依次形成第一氧化膜104a、第二氮化膜104b和第三氧化膜104c并疊加成ONO結構的底部介質層；對于底部介質層的各層厚度可以為：第一氧化膜104a為90埃，第二氮化膜104b為200埃，第三氧化膜104c為1500埃，當然根據實際需要厚度能有其它選擇。

之后填充多晶硅105。

如圖2A所示，對多晶硅105進行回刻，由回刻后的多晶硅105組成多晶硅屏蔽柵105。

對所述多晶硅屏蔽柵105的頂部進行氧化后形成多晶硅間隔離氧化層106b，多晶硅間隔離氧化層106b的氧化工藝采用純擴散(DIFF)氧化，實現厚度的精確控制。所述底部介質層采用ONO結構主要是為了在形成多晶硅間隔離氧化層106b時對溝槽的側壁進行保護，使得溝槽側壁的硅不被氧化，能實現溝槽以及多晶硅間隔離氧化層106b尺寸的精確控制。

如圖2B所示，接著進行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側面的底部介質層104的第三氧化膜104c。多晶硅間隔離氧化層106b也會有一定的厚度消耗。

如圖2C所示，接著進行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側面的底部介質層104的第二氮化膜104b。濕法腐蝕后的第二氮化膜104b的頂部會低于多晶硅間隔離氧化層106b的頂部從而呈凹陷的結構。

如圖2D所示，接著進行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側面的底部介質層104的第一氧化膜104a。濕法腐蝕后的第一氧化膜104a的頂部會低于多晶硅間隔離氧化層106b的頂部從而呈凹陷的結構。

如圖2E所示，接著進行熱氧化形成柵氧化層106a。在熱氧化過程中，凹陷結構中第二氮化膜104b的頂部不易被氧化從而形成容易形成空洞結構，如虛線框201所示。

如圖2F所示，最后進行第二層多晶硅107，第二層多晶硅107，將溝槽103內部完全填充。第二層多晶硅107回刻后形成多晶硅柵107。

由圖2E和圖2F所示，現有方法在形成柵氧化層106a后，在第二氮化膜104b的頂部會形成空洞結構，該空洞結構成為一個弱點(weakpoint)。如圖3所示，是現有方法形成的器件的電鏡照片；多晶硅屏蔽柵用標記205示出，多晶硅柵用標記107示出，空洞結構如虛線框202所示。根據可靠性測試結果顯示，空洞處柵極和源極(GATE-Source)間漏點大，容易被擊穿，所以空洞結構的存在會降低多晶硅間隔離氧化層106b的性能，從而會降低柵極到源極的耐壓Vgs、降低擊穿電壓以及增加漏電。

發明內容