[發明專利]一種基于CNFET的單邊沿脈沖信號發生器在審
| 申請號: | 201510701906.0 | 申請日: | 2015-10-26 |
| 公開(公告)號: | CN105281711A | 公開(公告)日: | 2016-01-27 |
| 發明(設計)人: | 王謙;汪鵬君;龔道輝 | 申請(專利權)人: | 寧波大學 |
| 主分類號: | H03K3/012 | 分類號: | H03K3/012 |
| 代理公司: | 寧波奧圣專利代理事務所(普通合伙) 33226 | 代理人: | 方小惠 |
| 地址: | 315211 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 cnfet 邊沿 脈沖 信號發生器 | ||
技術領域
本發明涉及一種脈沖信號發生器,尤其是涉及一種基于CNFET的單邊沿脈沖信號發生器。
背景技術
觸發器作為時序電路的基礎,通常占電路功耗的20%-50%,高性能觸發器有利于加快集成電路速率,降低電路功耗。脈沖式觸發器相比主從型觸發器可以有效降低電路間的延遲,單閂鎖結構也大大簡化了電路設計。顯性脈沖式觸發器是由一個獨立的脈沖信號發生器和鎖存器構成。脈沖信號發生器作為單獨部分可以與多個顯性脈沖式觸發器共享脈沖信號,從而有效地節省硬件開銷降低大規模電路功耗。顯性脈沖式觸發器中脈沖信號發生器的設計將會影響到顯性脈沖式觸發器的綜合性能。然而現有文獻往往注重的是對鎖存器的研究而對脈沖信號發生器的研究較為缺乏,傳統的脈沖信號發生器在功耗,速度等方面的表現并不理想。
集成電路的發展遵循著摩爾定律,但隨著芯片設計進入深亞微米階段,MOS管工藝開始逼近其物理極限,集成電路設計領域面臨著許多新的挑戰:比如短溝道效應,光刻技術,高的泄漏電流,薄氧化層隧穿效應等。因此,發展新型電子器件及其低功耗電路已成為目前研究領域的熱點,如單電子晶體管,雙門浮柵晶體管,CNFET管(CarbonNanotubeFieldEffectTransistor,碳納米管場效應晶體管)等新器件大量涌現。其中CNFET管是一種新型的低功耗高性能器件,它良好的電學和化學特性吸引了不少電子設計者的興趣.將CNFET應用到低功耗集成電路芯片中,不僅能增強器件的性能,而且還豐富了微小面積芯片的功能,目前利用CNFET設計的低功耗邏輯電路也大量涌現。
文獻《DesignoflowpowerandHighperformancePulseFlip-flop》,《Structureanddesignmethodforpulse-triggeredflip-flopatswitchlevelAnexplicit-pulseddouble-edgetriggeredJKflip-flop》中采用MOS管設計的單邊沿脈沖信號發生器是一種結構簡單,且性能優秀的脈沖信號發生器,其電路圖如圖1所示。分析圖1所示電路可知,該單邊沿脈沖信號發生器用一個接地的PMOS管對節點Y進行充放電,用反相器來產生延時的時鐘信號clk1后再通過信號競爭在時鐘上升沿產生窄脈沖信號cklp輸出。分析該單邊沿脈沖信號發生器可知,柵極接地的PMOS管M1是一直導通的,在放電路徑導通時就會形成從電源VDD至地的短路路徑,增加了短路功耗,由此導致該單邊沿脈沖信號發生器的功耗增高,并且由于其采用MOS管設計,受MOS管本身特性的局限,其速度也較低。
鑒此,利用CNFET管來設計一種基于CNFET的單邊沿脈沖信號發生器提高單邊沿脈沖信號發生器的速度、降低單邊沿脈沖信號發生器的功耗,對于脈沖式觸發器的高速低功耗設計具有重要意義。
發明內容
本發明所要解決的技術問題是提供一種高速低功耗的基于CNFET的單邊沿脈沖信號發生器。
本發明解決上述技術問題所采用的技術方案為:一種基于CNFET的單邊沿脈沖信號發生器,包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管,所述的第一CNFET管、所述的第三CNFET管和所述的第六CNFET管為P型CNFET管,所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管和所述的第七CNFET管為N型CNFET管;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于寧波大學,未經寧波大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510701906.0/2.html,轉載請聲明來源鉆瓜專利網。





