[發明專利]柵極驅動器及使用其的顯示裝置

在審

• 申請號: 201510701110.5
• 申請日: 2015-10-26
• 公開（公告）號: CN105632432A
• 公開（公告）日: 2016-06-01
• 發明（設計）人: 此下真司;橋本和幸
• 申請（專利權）人: 群創光電股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/3266
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

1.一種柵極驅動器，包括：

彼此串接的多個柵極驅動電路，用以依序輸出多個第一柵極信號，其中這些柵極驅動電路中的第i級柵極驅動電路，i為整數，包括：

鎖存電路，包括：

第一輸入，用以接收這些柵極驅動電路中的第(i-1)級柵極驅動電路的第(i-1)個第一柵極信號；

第二輸入，用以接收第一時鐘信號；

第一輸出，用以響應于該第(i-1)個第一柵極信號以及該第一時鐘信號，輸出第一輸出信號；以及

第二輸出，用以輸出第二輸出信號，該第二輸出信號是該第一輸出信號的反相信號；以及

第一輸出電路，用以輸出第i個第一柵極信號，包括：

第一晶體管，具有耦接至該第一輸出的控制端、第一端、以及耦接至用以輸出該第i個第一柵極信號的第一輸出節點的第二端；

第二晶體管，具有耦接至該第二輸出的控制端、耦接至該第一輸出節點的第一端、以及耦接至參考信號的第二端；

電容，耦接于該第一晶體管的該控制端以及該第一輸出節點之間；以及

第一時鐘輸入，耦接于該第一晶體管的該第一端，并用以接收第二時鐘信號。

2.如權利要求1所述的柵極驅動器，其中當該第(i-1)個第一柵極信號為致能且該第一時鐘信號為非致能，該第一晶體管被該第一輸出信號開啟，且該第二晶體管被該第二輸出信號關閉，使得該第i個第一柵極信號的電壓電平跟隨該第二時鐘信號的電壓電平。

3.如權利要求1所述的柵極驅動器，其中當該第(i-1)個第一柵極信號為非致能且該第一時鐘信號為致能，該第一晶體管被該第一輸出信號關閉，且該第二晶體管被該第二輸出信號開啟，使得該第i個第一柵極信號的電壓電平被該參考信號重置。

4.如權利要求1所述的柵極驅動器，其中該鎖存電路包括：

第三晶體管，具有耦接至該第一輸入的控制端、耦接至該第一輸出的第一端、以及耦接至該第一輸入的第二端；

第四晶體管，具有耦接至該第二輸出的一控制端、耦接至該第一輸出的一第一端、以及耦接至該第一輸入的一第二端；

第五晶體管，具有耦接至該第一輸出的一控制端、耦接至該第二輸出的一第一端、以及耦接至該第二輸入的一第二端；以及

第六晶體管，具有耦接至該第二輸入的控制端、耦接至該第二輸出的第一端、以及耦接至該第二輸入的第二端。

5.如權利要求1所述的柵極驅動器，其中該第i級柵極驅動電路還包括：

初始化電路，用以響應于清除信號，通過該參考信號初始化該第一輸出的電壓電平，并通過該清除信號初始化該第二輸出的電壓電平。

6.如權利要求5所述的柵極驅動器，其中該初始化電路包括：

第一初始化晶體管，具有耦接至用以接收該清除信號的清除端的控制端、耦接至該清除端的第一端、以及耦接至該第二輸出的第二端；以及

第二初始化晶體管，具有耦接至該清除端的控制端、耦接至該第一輸出的第一端、以及耦接至該參考信號的第二端。

7.如權利要求1所述的柵極驅動器，其中這些柵極驅動電路響應于該第一時鐘信號、該第二時鐘信號以及第三時鐘信號輸出這些第一柵極信號，且該第二時鐘信號、該第一時鐘信號以及該第三時鐘信號在一時間序列中依序地被致能，其中：

該第一時鐘信號被施加至該第i級柵極驅動電路的該第二輸入以及這些柵極驅動電路中的一第(i+1)級柵極驅動電路的該第一時鐘輸入；

該第二時鐘信號被施加至該第(i-1)級柵極驅動電路的該第二輸入以及該第i級柵極驅動電路的該第一時鐘輸入；

該第三時鐘信號被施加至該第(i-1)級柵極驅動電路的該第一時鐘輸入以及該第(i+1)級柵極驅動電路的該第二輸入。