[發明專利]局部減薄SOI頂層硅厚度的方法

在審

• 申請號: 201510694922.1
• 申請日: 2015-10-22
• 公開（公告）號: CN105336766A
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 劉張李
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/302
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種局部減薄SOI(Silicon-on-insulator，絕緣體上硅)頂層硅厚度的方法。

背景技術

質量因數FOM(Figureofmerit)被定義為器件的導通電阻Ron與器件的寄生電容Coff之積：FOM＝Ron*Coff。質量因數表明了開關器件或開關技術的好壞程度，而且質量因數與器件的尺寸無關。而且，質量因數越小，表明器件的性能越好。

對于SOI器件，寄生結電容將受到SOI晶圓的頂層硅的厚度的影響。因此，對于具有局部減薄的SOI頂層硅厚度的SOI晶圓結構，希望能夠提供一種有效且方便地局部減薄SOI頂層硅厚度的方法。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠有效且方便地局部減薄SOI頂層硅厚度的方法。

為了實現上述技術目的，根據本發明，提供了一種局部減薄SOI頂層硅厚度的方法，包括：提供絕緣體上中硅晶圓，其中所述絕緣體上中硅晶圓包括依次層疊的硅頂層、掩埋氧化物層以及硅基底層；在硅頂層上依次布置氧化硅層和多晶硅層；對氧化硅層和多晶硅層進行刻蝕，從而在氧化硅層和多晶硅層中形成與將要局部減薄的區域相對應的圖案；對剩余的氧化硅層和多晶硅層進行完全氧化，同時對被所述圖案暴露的硅頂層區域進行同步氧化，以形成覆蓋氧化物；去除所述覆蓋氧化物，在硅頂層的與所述圖案對應的區域形成局部減薄區域。

優選地，所述硅頂層的厚度介于1450A至1000A之間。

優選地，所述氧化硅層的厚度為100A。

優選地，所述多晶硅層的厚度等于將要局部減薄的厚度。

優選地，所述多晶硅層的厚度為450A。

優選地，電路形成在硅頂層中。

優選地，硅基底層用于為硅頂層和掩埋氧化物層提供機械支撐。

優選地，所述掩埋氧化物層是一層氧化硅。

優選地，所述多晶硅層的厚度小于所述硅頂層的厚度。

根據本發明優選實施例的局部減薄SOI頂層硅厚度的方法與諸如CMOS工藝之類的現有標準工藝兼容，可以形成形態良好的局部減薄區域，而且使得局部減薄區域的厚度可控。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1至圖5示意性地示出了根據本發明優選實施例的局部減薄SOI頂層硅厚度的方法的各個步驟。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

圖1至圖5示意性地示出了根據本發明優選實施例的局部減薄SOI頂層硅厚度的方法的各個步驟。

如圖1至圖5所示，根據本發明優選實施例的局部減薄SOI頂層硅厚度的方法包括：

如圖1所示，提供絕緣體上中硅晶圓，其中所述絕緣體上中硅晶圓包括依次層疊的硅頂層30(作為有源層)、掩埋氧化物層20(作為絕緣層)以及硅基底層10(作為支撐層)。其中，電路形成在硅頂層30(有源層)中。硅基底層10一般較厚，其主要作用是為上面的兩層(即，硅頂層30和掩埋氧化物層20)提供機械支撐。優選地，所述硅頂層30的厚度介于1450A至1000A之間。例如，所述掩埋氧化物層20可以是氧化硅的層。

如圖2所示，在硅頂層30上依次布置氧化硅層40和多晶硅層50；優選地，所述氧化硅層40的厚度為大約100A。優選地，所述多晶硅層50的厚度等于將要局部減薄的厚度。相應地，所述多晶硅層50的厚度應該小于所述硅頂層30的厚度。例如，所述多晶硅層50的厚度為大約450A。

如圖3所示，對氧化硅層40和多晶硅層50進行刻蝕，從而在氧化硅層40和多晶硅層50中形成與將要局部減薄的區域相對應的圖案。

如圖4所示，對剩余的氧化硅層40和多晶硅層50進行完全氧化，同時對被所述圖案暴露的硅頂層30區域進行同步氧化，以形成覆蓋氧化物60。

如圖5所示，去除所述覆蓋氧化物60，在硅頂層30的與所述圖案對應的區域形成局部減薄區域70。

根據本發明優選實施例的局部減薄SOI頂層硅厚度的方法與諸如CMOS工藝之類的現有標準工藝兼容，可以形成形態良好的局部減薄區域，而且使得局部減薄區域的厚度可控。