[發明專利]高速線陣CMOS圖像傳感器的列級ADC及實現方法

在審

• 申請號: 201510690624.5
• 申請日: 2015-10-22
• 公開（公告）號: CN105262488A
• 公開（公告）日: 2016-01-20
• 發明（設計）人: 姚素英;楊聰杰;徐江濤;高靜;史再峰;聶凱明;高志遠
• 申請（專利權）人: 天津大學
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

1.一種高速線陣CMOS圖像傳感器的列級ADC，其特征是，由串接的模擬電壓到世間轉換器ATC、時間到數字轉換器TDC構成，模擬電壓到世間轉換器ATC結構為：輸入信號經開關S4、S/H、連接到同相端；電流源正端經電容連接到OPA放大器反相端，電流源正端還通過開關S1連接偏置電壓和OPA放大器同相端，電流源負端接地，OPA放大器輸出端連接反相端，OPA放大器輸出端和反相端之間設置有開關S2，OPA放大器輸出端和電流源正端之間設置有C1，OPA放大器輸出端通過開關S3接偏置電壓。

2.如權利要求1所述的高速線陣CMOS圖像傳感器的列級ADC，其特征是，時間到數字轉換器TDC由一個鎖相環電路(PLL)、一個分頻電路(Divider)、兩個反相器、一個與門電路、兩個D觸發器、一個計數器(CoarseCounter)、一個延遲鎖相環電路(DLL)、一條游標延遲鏈(VDL)和一個碼值運算器(CodeProcessingCircuit)組成；鎖相環電路輸出到延遲鎖相環電路再輸出到游標延遲鏈，鎖相環電路還經過分頻器后為計數器、D觸發器提供時鐘；用于粗量化的計數器負責完成時間到數字轉換過程的粗量化，游標卡尺延遲線則負責完成對余量部分的細量化；除了兩個輸入脈沖信號，即代表時間間隔Tin開始的start信號和代表時間間隔Tin終止的stop信號，在轉換過程中還需產生三個控制信號：counter_En信號、ST1和ST2信號，其中，counter_En信號是將start和stop反相信號進行與操作而產生的計數器使能控制信號，ST1信號是stop信號到達時通過D觸發器DFF1產生的用來作為VDL所要量化時間間隔的起始信號，ST2信號則是stop信號與其之后的下一個時鐘上升沿通過D觸發器DFF2產生的，并用來作為VDL所要量化時間間隔的終止信號。

3.一種高速線陣CMOS圖像傳感器的列級ADC實現方法，其特征是，借助于權利要求1所述ATC完成模擬電壓到時間的轉換，借助于權利要求2所述TDC實現時間到數字的轉換，且兩步TDC量化的具體過程為：當start信號上升沿到來時，其輸出信號經過反相器的反相后，為計數器提供計數時鐘Clk，同時counter_En信號被拉高，計數器開始計數；當stop信號到達時，先通過反相器得到stop反相信號，隨后將counter_En信號拉低，使得計數器停止粗量化；與此同時，stop信號通過D觸發器DFF1，將產生一個細量化的初始信號ST1，而stop信號與其之后的下一個Clk上升沿通過D觸發器DFF2將產生細量化的終止信號ST2；在進行細量化的過程中，VDL中的兩條延遲線分別對ST1信號和ST2信號進行延遲傳遞，并通過VDL中D觸發器的采樣與檢測來對ST1和ST2信號是否重合進行判斷，以得到溫度計碼值“00…0011…1”；然后，通過一個溫度計碼到二進制碼的碼制轉換電路，得到相應的細量化碼值；最后，通過碼值運算器將細量化結果與粗量化結果進行邏輯結合，以完成整個量化過程。