[發明專利]一種低溫燒結氧化鋅壓敏電阻器材料及其制備方法

有效

• 申請號: 201510658427.5
• 申請日: 2015-10-12
• 公開（公告）號: CN105272205B
• 公開（公告）日: 2018-10-30
• 發明（設計）人: 程麗紅;李國榮;鄭嘹贏;肖祥凱;阮學政;程健
• 申請（專利權）人: 中國科學院上海硅酸鹽研究所
• 主分類號: C04B35/453
• 分類號: C04B35/453
• 代理公司: 上海瀚橋專利代理事務所(普通合伙) 31261
• 代理人: 曹芳玲;鄭優麗

本發明涉及一種低溫燒結氧化鋅壓敏電阻器材料及其制備方法，該低溫燒結氧化鋅壓敏電阻器材料由氧化鋅及添加劑組成，其中氧化鋅的含量為91～98mol%，余量為添加劑；所述的添加劑由Bi、Sb、Cr、Mn、Co、Ni、Al元素組成，添加的各元素含量按其氧化物形式計算的摩爾百分數分別如下：Bi₂O₃為0.50～2.00，Sb₂O₃為0.50～2.00，Cr₂O₃為0.05～1.00，MnO₂為0.50～1.00，Co₂O₃為0.20～1.00，NiO為0.20～1.00，Al₂O₃為0.05～1.00。本發明的制備方法具有工藝簡單，能耗小，綠色環保等優點，具有實用性和應用前景。

技術領域

本發明涉及一種低溫燒結氧化鋅(ZnO)壓敏電阻器材料及其制備方法，屬于壓敏電阻器材料技術領域。

背景技術

氧化鋅壓敏陶瓷是以氧化鋅為主體，適當添加Bi₂O₃、Sb₂O₃、Co₂O₃、NiO、MnO₂等氧化物而制備的功能電子陶瓷。氧化物添加劑除少量與ZnO固溶，在燒結過程中使ZnO半導化外，其余主要在ZnO晶粒之間形成高阻晶界，由于晶界存在肖特基勢壘，使其表現出優良的非線性性能，廣泛用于制造各種半導體器件的過電壓保護、電子設備的雷擊流通涌保護、各種負荷開關的浪涌吸收、各種裝置中的瞬間脈沖抑制等電子保護裝置。

多層片式壓敏變阻器MLV(Multilayer Chip Varistor)采用片式電容(MLCC)的多層結構，具有體積小、通流量大、響應速度快、可直接表面貼裝等優點，成為壓敏電阻器的研究熱點和未來發展方向。在日益激烈的價格戰形勢下，片式壓敏電阻器昂貴的價格成為影響其市場占有率和推廣的主要瓶頸。

通常ZnO壓敏電阻材料的燒結溫度高于1000℃，目前在片式壓敏電阻制備工藝中已經使用高熔點合金Pd20/Ag80甚至Pd10/Ag90作為內電極材料，替代了以往的Pd30/Ag70，但貴金屬的含量仍比較高，生產成本高。另外，研究發現在Ag-Pd內電極與陶瓷料共燒過程中，Ag離子容易擴散進入陶瓷體中，導致多層片式壓敏電阻器的漏電流較大。對于ZnO-Bi₂O₃系生片材料來說，當用Pd30/Ag70做內電極并且Bi₂O₃的含量在配方中超過1mol％時，Bi₂O₃極易與內電極材料鈀起反應，使內電極的導電性能受到嚴重影響，甚至喪失導電能力。即使Bi₂O₃的含量小于1mol％，仍可以通過掃描電鏡-能譜分析(SEM-EDS)和透射電鏡-能譜分析(TEM-EDS)觀察到內電極中有Bi₂O₃的不均勻分布，這是燒結過程中Bi₂O₃遷移到內電極所致。其結果是多層壓敏電阻器的壓敏電壓和非線性系數等參數的一致性較差。降低燒結溫度是降低生產成本、控制內電極擴散的有效途徑。