[發明專利]基于數字延時和相位補償的發射數字波束形成方法

有效

• 申請號: 201510632992.4
• 申請日: 2015-09-29
• 公開（公告）號: CN105204004B
• 公開（公告）日: 2017-06-16
• 發明（設計）人: 蔣德富;付偉;蘇宇;錢榮;沈明威;魏爽
• 申請（專利權）人: 河海大學
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 南京經緯專利商標代理有限公司32200
• 代理人: 朱小兵

1.基于數字延時和相位補償的發射數字波束形成方法，其特征在于，包括以下具體步驟：

步驟1、設計第一DDS，產生第一中頻信號，第一中頻信號為單載頻信號或窄帶線性調頻信號，具體包括：

(1a)根據數字陣列雷達系統參數，在FPGA中利用雙累加器產生第一中頻信號的相位，并計算補償頻率和補償相位；

(1b)利用CORDIC算法對第一中頻信號的相位進行相位幅度轉換，輸出得到數字化第一中頻信號；

(1c)將數字化第一中頻信號經第一D/A器件進行數模轉換，輸出得到模擬化第一中頻信號；

步驟2、設計第二DDS，產生第二中頻信號，第二中頻信號為單載頻信號或寬帶LFM信號，具體包括：

(2a)第二中頻信號的數字基帶信號分成兩相，即為0相信號和1相信號；

(2b)在FPGA中利用雙累加器分別產生0相信號的相位和1相信號的相位；

(2c)利用CORDIC算法，對0相信號的相位和1相信號的相位進行相位幅度轉換，輸出得到第二中頻信號的數字基帶信號；

(2d)對第二中頻信號的數字基帶信號進行插值，并將插值結果送數字延時濾波器進行濾波；

(2e)數字延時濾波器的輸出送入數字上變頻模塊，取數字上變頻模塊輸出的實部，再送入第二D/A器件進行數模轉換，輸出得到模擬化第二中頻信號；

步驟3、設計步驟(2d)所述的數字延時濾波器，數字延時濾波器包括分數延時濾波器和整數延時濾波器，具體為：

(3a)根據天線陣列的幾何結構確定雷達每個單元相對于參考單元的延時量，并分解為整數延時量和分數延時量；

(3b)設計Farrow結構的分數延時濾波器，具體為：

分數延時濾波器的頻率響應為：

$H\left(e^{jw}\right)=\underset{l=0}{\overset{L}{\Σ}}{e}^{-{\mathrm{jwD}}_l}\underset{k=0}{\overset{N_l}{\Σ}}{c}_{l,k}{\mathrm{\μ}}^l{e}^{-jwk}$

式中，e表示自然對數；j是虛數單位，w是數字角頻率；L是多項式擬合階數；N＝max(N_l),l＝0,1,…,L，N_l是第l個子濾波器的階數；c_l,k是第l個子濾波器的第k個系數，k＝0,1，…，N_l；μ是分數延時量；

運用最大最小準則，計算系數c_l,k，使得誤差ε達到最小，

$\mathrm{\ϵ}=\underset{w\∈\mathrm{\Ω}}{max}|\underset{l=0}{\overset{L}{\mathrm{\Σ}}}{e}^{-{\mathrm{jwD}}_l}\underset{k=0}{\overset{N_l}{\mathrm{\Σ}}}{c}_{l,k}{\mathrm{\μ}}^l{e}^{-jwk}-e^{-jw\left(\mathrm{\μ}+\frac{N}{2}\right)}|$

式中，Ω表示分數濾波器在數字頻率[0，π]范圍內各頻帶區間構成的集合；

(3c)設計整數延時濾波器，即利用FPGA中的寄存器實現整數延時量的延時；

(3d)將分數延時濾波器和整數延時濾波器組合，分四相實現數字延時濾波器；

步驟4、產生本振信號，具體包括：

(4a)利用外部輸入的基準時鐘信號，通過倍頻器產生第二本振信號；

(4b)利用外部輸入的捷變頻本振信號與第二中頻信號混頻濾波產生第一本振信號，其中，窄帶信號工作時第二中頻信號為單載頻信號，寬帶信號工作時第二中頻信號為寬帶LFM信號；

步驟5、信號的變頻放大和輻射，具體包括：

(5a)將第一中頻信號先與第二本振信號混頻濾波后，再與第一本振信號混頻濾波，產生射頻信號，其中，窄帶信號工作時第一中頻信號為窄帶LFM信號，寬帶信號工作時第一中頻信號為單載頻信號；

(5b)對射頻信號進行功率放大，并通過天線陣列發射；

步驟6、天線陣列發射的信號在空間完成波束合成，形成發射數字波束。