[發明專利]一種用于跳頻通信的鎖相環快速鎖定電路及其運行方法

有效

• 申請號: 201510617187.4
• 申請日: 2015-09-24
• 公開（公告）號: CN105141309B
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 王永;任傳陽;王照君;倪暹
• 申請（專利權）人: 山東大學
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08
• 代理公司: 濟南金迪知識產權代理有限公司37219
• 代理人: 楊樹云

技術領域

本發明涉及一種用于跳頻通信的鎖相環快速鎖定電路及其運行方法，屬于通信領域或鎖相環頻率綜合器技術領域。

背景技術

跳頻通信在軍事通信、民用通信中都有著重要應用，跳頻通信是利用擴頻碼序列進行頻移鍵控，使載波頻率不斷跳變而擴展頻譜的通信模式。跳頻通信的頻率綜合器是系統的核心部分，鎖相環為頻率綜合器的實現形式，其鎖定速度直接決定了跳頻速率，跳頻速率決定了系統的抗干擾能力。

鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，在工作過程中，當輸出信號頻率與輸入信號頻率相等且相差固定時，輸出電壓與輸入電壓的相位被鎖住。鎖相環頻率綜合器包括晶體振蕩器、鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器和分頻器，其中，壓控振蕩器的輸出作為頻率綜合器輸出。

下面結合圖1介紹鎖相環頻率綜合器工作原理：壓控振蕩器的高頻輸出信號經分頻后，反饋信號Fdiv與晶體振蕩器產生的參考時鐘信號Fref輸入鑒頻鑒相器，鑒頻鑒相器比較兩輸入信號的相位差，產生輸出電壓，輸出電壓控制電荷泵產生充電或放電電流Icp，此電流對環路濾波器進行充電或放電，導致濾波器輸出電壓Vc增大或減小，Vc作為壓控振蕩器的輸入，調整壓控振蕩器的輸出信號頻率，環路的負反饋特性使鑒頻鑒相器兩輸入的相位差最終變為特定值，兩輸入的頻率相等，實現頻率綜合。

鎖相環頻率綜合器的主要性能指標有頻率調諧范圍、功耗、面積、鎖定時間、相位噪聲、參考雜散等。在跳頻通信中由于頻率不斷跳變，需要鎖相環頻率綜合器在極短的時間內達到鎖定，故鎖定時間為重要參數；與此同時，相位噪聲直接決定了通信系統收發信息的數量，故相位噪聲為另一重要指標。現有的鎖相環頻率綜合器鎖定時間較長、相位噪聲大。

隨著跳頻通信技術在軍事和民用領域的不斷發展，對數據傳輸的速度和抗干擾能力要求不斷提高，鎖相環的快速鎖定成為研究熱點。

發明內容

針對現有技術的不足，本發明提供了一種用于跳頻通信的鎖相環快速鎖定電路；

本發明還提供了上述鎖相環快速鎖定電路的運行方法。

本方法分別在加速鎖定的原理、相位噪聲和鎖定時間(是否加速鎖定)進行了改進，在保持相位噪聲最優的同時，極大地縮短了鎖定時間，取得了更優的效果。

術語解釋

1、NMOS管，即N型金屬氧化物半導體管。

2、PMOS管，即P型金屬氧化物半導體管。

3、FHS，英文Frequency Hopping Signal的縮寫，即跳頻信號。

本發明的技術方案為：

一種用于跳頻通信的鎖相環快速鎖定電路，包括晶體振蕩器、鑒頻鑒相器、電荷泵、可變帶寬環路濾波器、壓控振蕩器、分頻器，所述鑒頻鑒相器、所述電荷泵、所述可變帶寬環路濾波器、所述壓控振蕩器及所述分頻器依次連接形成環路，所述鎖相環快速鎖定電路還包括分別與所述可變帶寬環路濾波器連接的n個加速鎖定電路，n為整數，n的取值范圍為2-4；

所述加速鎖定電路包括第一反相器INV1、電阻R_delay、電容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、電阻Rs、第三反相器INV3，所述第一反相器INV1、所述電阻R_delay、所述第二反相器INV2依次連接，所述電阻R_delay與所述第二反相器INV2的線路之間連接所述電容Cx_delay的一端，所述電容Cx_delay的另一端接地，所述第二反相器INV2連接所述PMOS管P1的柵極，所述PMOS管P1的漏極連接所述NMOS管N1的漏極，所述PMOS管P1的源極連接電源VDD，所述NMOS管N1的柵極連接所述第一反相器INV1，所述NMOS管N1的源極分別連接所述電阻Rs的一端及所述第三反相器INV3，所述電阻Rs的另一端接地；

所述n個加速鎖定電路結構相同，電容Cx_delay的取值各不相同,Cx_delay＝τ/R_delay,n個加速鎖定電路的τ取值分別為T、2T、…xT…nT；

所述可變帶寬環路濾波器包括：濾波器電阻R0及與所述濾波器電阻R0分別并聯的ROx，x的取值包括{1,2…x…n}，濾波器電容C0及與所述濾波器電容C0分別并聯的C0x，濾波器電容C1及與所述濾波器電容C1分別并聯的電容C1x；