[發明專利]一種同步糾錯流水線控制結構及其方法

有效

• 申請號: 201510617152.0
• 申請日: 2015-09-24
• 公開（公告）號: CN105260272B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 崔媛媛;張洵穎;裴茹霞;肖建青;趙翠華
• 申請（專利權）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: G06F11/16
• 分類號: G06F11/16
• 代理公司: 西安通大專利代理有限責任公司61200
• 代理人: 李宏德

1.一種同步糾錯流水線控制結構，其特征在于，包括寄存器文件存儲體和對應的校驗元存儲體，同時連接寄存器文件存儲體和對應的校驗元存儲體輸出端的邏輯運算單元，分別對應從寄存器文件存儲體中讀出的兩個操作數的兩個EDAC譯碼部件，連接在EDAC譯碼部件輸出端的回寫控制單元，以及根據寫數據生成校驗元的EDAC編碼部件；

EDAC譯碼部件包括用于檢測對應源操作數是否發生了錯誤的檢錯部件，和根據檢錯部件的結果進行糾正的糾錯部件；

回寫控制單元根據糾錯部件輸出對應操作數的錯誤指示，糾正后的操作數和糾正后的校驗元，以及邏輯運算單元輸出的運算結果進行編碼和輸出，輸出端連接至寄存器文件存儲體寫入數據，并連接EDAC編碼部件；

EDAC編碼部件根據寫數據生成校驗元，寫入校驗元存儲體；

回寫控制單元包括依次級聯的第一回寫選擇器和第二回寫選擇器；

第一回寫選擇器的輸入端分別連接運算結果和一個操作數對應糾正后的操作數，控制端連接該源操作數對應的回寫操作數控制信號；

第二回寫選擇器的輸入端分別連接第一回寫選擇器的輸出端和另一個操作數對應糾正后的操作數，控制端連接該源操作數對應的回寫操作數控制信號。

2.根據權利要求1所述的一種同步糾錯流水線控制結構，其特征在于，EDAC編碼部件的輸出端通過編碼器連接至校驗元存儲體寫入校驗元。

3.根據權利要求1所述的一種同步糾錯流水線控制結構，其特征在于，邏輯運算單元的處理位寬為32位，寄存器文件和對應的校驗元位寬為8位。

4.一種同步糾錯流水線控制方法，其特征在于，包括如下步驟，

步驟1，在同一套讀寫訪問控制信號的控制下，讀取寄存器文件存儲體和對應的校驗元存儲體中的操作數及其校驗元；該寄存器文件存儲體和對應校驗元存儲體支持每次最多兩個操作數及其校驗元的讀取；

步驟2，分別對兩個操作數進行檢錯和糾錯，并同時對兩個操作數進行邏輯運算；然后保存運算結果，兩個操作數糾正后的數據以及錯誤指示信息，并隨流水級向后傳遞；

步驟3，檢查隨流水級傳遞過來的錯誤指示信息，

如果兩個操作數都沒有發生錯誤，直接將指令的運算結果進行EDAC編碼，之后將運算結果與對應的校驗元寫回寄存器文件存儲器中，完成本條指令的執行；

如果兩個操作數中有一個發生了可糾正的錯誤，另一個沒有發生錯誤，指令的運算結果也是錯誤，將保存的糾正后的操作數進行EDAC編碼，寫回寄存器文件寄存器中，完成可糾正操作數的更新，之后重啟一次流水線用更新后的正確的操作數進行運算，完成指令的執行；

如果兩個操作數都發生了可糾正的錯誤，先將糾正后的第一個操作數進行EDAC編碼，之后寫回寄存器文件中，下個周期將糾正后的第二個操作數進行EDAC編碼，寫回寄存器文件中，之后重啟一次流水線用更新后的正確的操作數進行運算，完成指令的執行。

5.根據權利要求4所述的一種同步糾錯流水線控制方法，其特征在于，步驟2中，當對兩個操作數進行檢錯時，檢測到操作數沒有發生錯誤，則不進行糾錯，保存無錯誤發生的操作數及指示信息。