[發(fā)明專利]用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證平臺(tái)與方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510617139.5
• 申請(qǐng)日: 2015-09-24
• 公開(kāi)（公告）號(hào): CN105185413B
• 公開(kāi)（公告）日: 2018-06-22
• 發(fā)明（設(shè)計(jì)）人: 郭娜娜;楊博;劉虎兵;楚亞楠;謝琰瑾;田超
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航天科技集團(tuán)公司第九研究院第七七一研究所
• 主分類號(hào): G11C29/08
• 分類號(hào): G11C29/08;G06F17/50
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 李宏德

本發(fā)明提供一種能夠?qū)崿F(xiàn)對(duì)容錯(cuò)結(jié)構(gòu)進(jìn)行隨機(jī)故障注入驗(yàn)證，驗(yàn)證覆蓋率高的用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證平臺(tái)與方法。所述平臺(tái)包括調(diào)試主機(jī)，以及通過(guò)串口連接的待測(cè)主機(jī)；調(diào)試主機(jī)用于進(jìn)行驗(yàn)證流程控制并在驗(yàn)證過(guò)程中進(jìn)行編碼結(jié)果檢查、錯(cuò)誤注入、譯碼結(jié)果檢查以及對(duì)處理器進(jìn)行監(jiān)控和調(diào)試；待測(cè)主機(jī)內(nèi)集成有片上存儲(chǔ)體容錯(cuò)結(jié)構(gòu)，用于校驗(yàn)碼編碼的生成、譯碼邏輯和錯(cuò)誤注入后的譯碼驗(yàn)證以及對(duì)存儲(chǔ)體容錯(cuò)結(jié)構(gòu)進(jìn)行自動(dòng)化驗(yàn)證程序的加載；所述的存儲(chǔ)體容錯(cuò)結(jié)構(gòu)包括存儲(chǔ)器控制模塊，容錯(cuò)模塊，選擇器和存儲(chǔ)體；存儲(chǔ)器控制模塊和容錯(cuò)模塊分別通過(guò)選擇器對(duì)存儲(chǔ)體進(jìn)行讀寫控制完成片上存儲(chǔ)體容錯(cuò)結(jié)構(gòu)的存儲(chǔ)器工作模式和故障注入模式的控制。

技術(shù)領(lǐng)域

本發(fā)明涉及單粒子翻轉(zhuǎn)的故障測(cè)試領(lǐng)域，具體為用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證平臺(tái)與方法。

背景技術(shù)

近年來(lái)，隨著半導(dǎo)體技術(shù)的飛速發(fā)展，對(duì)集成電路的規(guī)模與性能需求不斷提升，SOC為適用于深空領(lǐng)域，必須采取適當(dāng)?shù)目馆椛浼庸碳夹g(shù)來(lái)解決單粒子效應(yīng)帶來(lái)的可靠性問(wèn)題。

星載系統(tǒng)的抗翻轉(zhuǎn)及容錯(cuò)設(shè)計(jì)技術(shù)只能通過(guò)在地面進(jìn)行驗(yàn)證來(lái)確保設(shè)計(jì)的可靠性，目前采用的方法主要是通過(guò)單粒子輻照試驗(yàn)和模擬仿真兩種，單粒子輻照試驗(yàn)成本高，周期長(zhǎng)，不易作為有效的測(cè)試手段；另一種是故障注入仿真，通過(guò)人為手段向待測(cè)系統(tǒng)引入錯(cuò)誤，通過(guò)觀測(cè)翻轉(zhuǎn)結(jié)果來(lái)確定容錯(cuò)功能是否正確、可靠。目前，故障注入驗(yàn)證的基本方法包括硬件故障注入驗(yàn)證、軟件故障注入驗(yàn)證及仿真故障注入驗(yàn)證三種方法。

目前，還有通過(guò)軟硬件結(jié)合完成故障注入和容錯(cuò)結(jié)構(gòu)的驗(yàn)證，專利公開(kāi)號(hào)[CN103198868A]，名稱“一種用于單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法”介紹了一種用于大規(guī)模集成電路SRAM型FPGA中的單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)和分析方法，其采用軟硬件結(jié)合的方式，通過(guò)上位機(jī)和控制板交互完成故障注入和故障檢測(cè)。該方法雖然實(shí)現(xiàn)了軟硬件結(jié)合的SRAM型FPGA容錯(cuò)能力驗(yàn)證，但需要其結(jié)構(gòu)為通過(guò)雙FPGA實(shí)現(xiàn)故障注入和結(jié)果比較，該方法雖然使用靈活且實(shí)現(xiàn)自動(dòng)化驗(yàn)證，但由于通過(guò)待測(cè)FPGA1和故障注入FPGA2做比較，若換做芯片測(cè)試成本較高。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種能夠?qū)崿F(xiàn)對(duì)容錯(cuò)結(jié)構(gòu)進(jìn)行隨機(jī)故障注入驗(yàn)證，驗(yàn)證覆蓋率高的用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證平臺(tái)與方法。

本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)：

用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證平臺(tái)，包括調(diào)試主機(jī)，以及通過(guò)串口連接的待測(cè)主機(jī)；調(diào)試主機(jī)用于進(jìn)行驗(yàn)證流程控制并在驗(yàn)證過(guò)程中進(jìn)行編碼結(jié)果檢查、錯(cuò)誤注入、譯碼結(jié)果檢查以及對(duì)處理器進(jìn)行監(jiān)控和調(diào)試；待測(cè)主機(jī)內(nèi)集成有片上存儲(chǔ)體容錯(cuò)結(jié)構(gòu)，用于校驗(yàn)碼編碼的生成、譯碼邏輯和錯(cuò)誤注入后的譯碼驗(yàn)證以及對(duì)存儲(chǔ)體容錯(cuò)結(jié)構(gòu)進(jìn)行自動(dòng)化驗(yàn)證程序的加載；所述的存儲(chǔ)體容錯(cuò)結(jié)構(gòu)包括存儲(chǔ)器控制模塊，容錯(cuò)模塊，選擇器和存儲(chǔ)體；存儲(chǔ)器控制模塊和容錯(cuò)模塊分別用于在片上存儲(chǔ)體容錯(cuò)結(jié)構(gòu)的存儲(chǔ)器工作模式和故障注入模式下實(shí)現(xiàn)對(duì)存儲(chǔ)體的讀寫控制，選擇器用于對(duì)存儲(chǔ)器工作模式和故障注入模式進(jìn)行選擇。

優(yōu)選的，存儲(chǔ)體包括數(shù)據(jù)區(qū)和校驗(yàn)區(qū)，選擇器控制端連接由調(diào)試主機(jī)控制的選擇信號(hào)MODE_SEL控制故障注入模式和存儲(chǔ)器工作模式的切換。

進(jìn)一步，當(dāng)選擇信號(hào)MODE_SEL賦值選擇存儲(chǔ)器工作模式時(shí)，存儲(chǔ)器控制模塊輸出一套控制信號(hào)SCTRL_S將片選信號(hào)、讀寫控制信號(hào)輸入給存儲(chǔ)體，統(tǒng)一控制數(shù)據(jù)區(qū)和校驗(yàn)區(qū)的讀寫；

當(dāng)選擇信號(hào)MODE_SEL賦值選擇故障注入模式時(shí)，容錯(cuò)模塊輸出兩套控制信號(hào)DATA_S和PAR_S分別控制數(shù)據(jù)區(qū)和校驗(yàn)區(qū)，實(shí)現(xiàn)數(shù)據(jù)區(qū)和校驗(yàn)區(qū)數(shù)據(jù)的分別寫入或讀出。

優(yōu)選的，串口采用RS232接口。

優(yōu)選的，設(shè)置存儲(chǔ)體容錯(cuò)結(jié)構(gòu)的集成片上設(shè)置有與調(diào)試主機(jī)連接的UART接口。

基于進(jìn)一步所述的驗(yàn)證平臺(tái)的用于片上存儲(chǔ)管理單元容錯(cuò)結(jié)構(gòu)的自動(dòng)驗(yàn)證方法，包括如下步驟，