[發(fā)明專利]一種調(diào)整電路仿真時(shí)間步長(zhǎng)的方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201510614056.0
• 申請(qǐng)日: 2015-09-23
• 公開（公告）號(hào): CN105095610B
• 公開（公告）日: 2018-04-10
• 發(fā)明（設(shè)計(jì)）人: 劉同強(qiáng);劉剛;童元滿;李仁剛
• 申請(qǐng)（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227
• 代理人: 羅滿

技術(shù)領(lǐng)域

本發(fā)明涉及芯片電路仿真技術(shù)領(lǐng)域，特別是涉及一種調(diào)整電路仿真時(shí)間步長(zhǎng)的方法及裝置。

背景技術(shù)

隨著芯片電路規(guī)模的急劇擴(kuò)大，與芯片產(chǎn)品化的需求之間的矛盾，對(duì)電路的仿真速度與精度提出了更高的要求。為了滿足芯片電路仿真速度的需要，各仿真器廠家利用右端項(xiàng)收斂檢測(cè)等方式提高時(shí)間步長(zhǎng)的可用性，以期望提高電路方程組右端項(xiàng)收斂的速度，進(jìn)而加快電路的仿真速度。但由于有周期結(jié)點(diǎn)的存在，選擇的時(shí)間步長(zhǎng)，實(shí)際效果始終不能令人滿意，時(shí)間步長(zhǎng)預(yù)測(cè)效率的下降進(jìn)一步導(dǎo)致仿真速度無法提高。

因此，提供一種調(diào)整電路仿真時(shí)間步長(zhǎng)的方法及裝置，以提高芯片電路的仿真速度是非常有必要的。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種調(diào)整電路仿真時(shí)間步長(zhǎng)的方法及裝置，目的在于提高芯片電路的仿真速度。

為解決上述技術(shù)問題，本發(fā)明提供一種調(diào)整電路仿真時(shí)間步長(zhǎng)的方法，包括：

識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)；

記錄所述周期結(jié)點(diǎn)的完整周期的歷史數(shù)據(jù)，存儲(chǔ)到歷史信息矩陣中；

根據(jù)所述歷史數(shù)據(jù)計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)；

通過所述二階導(dǎo)數(shù)以及所述周期結(jié)點(diǎn)的數(shù)目，確定電路仿真時(shí)間的步長(zhǎng)調(diào)整系數(shù)；

通過所述步長(zhǎng)調(diào)整系數(shù)以及標(biāo)準(zhǔn)步長(zhǎng)對(duì)下一時(shí)刻仿真時(shí)間的步長(zhǎng)進(jìn)行調(diào)整。

可選地，所述識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)包括：

結(jié)合電路結(jié)點(diǎn)的仿真歷史信息，識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)。

可選地，所述根據(jù)所述歷史數(shù)據(jù)計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)包括：

根據(jù)當(dāng)前時(shí)刻以及前預(yù)設(shè)數(shù)目的仿真數(shù)據(jù)，匹配所述歷史信息矩陣，對(duì)當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的區(qū)間進(jìn)行判斷；

結(jié)合所述周期結(jié)點(diǎn)的區(qū)間信息，計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)。

可選地，所述結(jié)合所述周期結(jié)點(diǎn)的區(qū)間信息，計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)包括：

若所述歷史數(shù)據(jù)中存在與當(dāng)前時(shí)刻仿真值相同的數(shù)據(jù)，則將相同數(shù)據(jù)所對(duì)應(yīng)的二階導(dǎo)數(shù)作為所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)；否則將與當(dāng)前時(shí)刻仿真值相鄰的兩個(gè)數(shù)據(jù)的二階導(dǎo)數(shù)的平均值作為所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)。

可選地，所述通過所述二階導(dǎo)數(shù)以及所述周期結(jié)點(diǎn)的數(shù)目，確定電路仿真時(shí)間的步長(zhǎng)調(diào)整系數(shù)包括：

將所述二階導(dǎo)數(shù)的值與預(yù)設(shè)閾值進(jìn)行判斷，當(dāng)小于所述預(yù)設(shè)閾值時(shí)，將二階導(dǎo)數(shù)的代數(shù)值賦值為1；否則，將所述二階導(dǎo)數(shù)的代數(shù)值賦值為0；

計(jì)算所有周期結(jié)點(diǎn)的二階導(dǎo)數(shù)的代數(shù)值的和；

將所述代數(shù)值的和與所述周期結(jié)點(diǎn)的數(shù)目的比值，作為所述步長(zhǎng)調(diào)整系數(shù)。

本發(fā)明還提供了一種調(diào)整電路仿真時(shí)間步長(zhǎng)的裝置，包括：

識(shí)別模塊，用于識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)；

記錄模塊，用于記錄所述周期結(jié)點(diǎn)的完整周期的歷史數(shù)據(jù)，存儲(chǔ)到歷史信息矩陣中；

計(jì)算模塊，用于根據(jù)所述歷史數(shù)據(jù)計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)；

確定模塊，用于通過所述二階導(dǎo)數(shù)以及所述周期結(jié)點(diǎn)的數(shù)目，確定電路仿真時(shí)間的步長(zhǎng)調(diào)整系數(shù)；

調(diào)整模塊，用于通過所述步長(zhǎng)調(diào)整系數(shù)以及標(biāo)準(zhǔn)步長(zhǎng)對(duì)下一時(shí)刻仿真時(shí)間的步長(zhǎng)進(jìn)行調(diào)整。

可選地，所述識(shí)別模塊用于識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)包括：

所述識(shí)別模塊具體用于結(jié)合電路結(jié)點(diǎn)的仿真歷史信息，識(shí)別出電路結(jié)點(diǎn)中的周期結(jié)點(diǎn)。

可選地，所述計(jì)算模塊包括：

判斷單元，用于根據(jù)當(dāng)前時(shí)刻以及前預(yù)設(shè)數(shù)目的仿真數(shù)據(jù)，匹配所述歷史信息矩陣，對(duì)當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的區(qū)間進(jìn)行判斷；

計(jì)算單元，用于結(jié)合所述周期結(jié)點(diǎn)的區(qū)間信息，計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)。

可選地，所述計(jì)算單元用于結(jié)合所述周期結(jié)點(diǎn)的區(qū)間信息，計(jì)算得到當(dāng)前時(shí)刻所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)包括：

所述計(jì)算單元具體用于若所述歷史數(shù)據(jù)中存在與當(dāng)前時(shí)刻仿真值相同的數(shù)據(jù)，則將相同數(shù)據(jù)所對(duì)應(yīng)的二階導(dǎo)數(shù)作為所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)；否則將與當(dāng)前時(shí)刻仿真值相鄰的兩個(gè)數(shù)據(jù)的二階導(dǎo)數(shù)的平均值作為所述周期結(jié)點(diǎn)的二階導(dǎo)數(shù)。

可選地，所述確定模塊包括：

賦值單元，用于將所述二階導(dǎo)數(shù)的值與預(yù)設(shè)閾值進(jìn)行判斷，當(dāng)小于所述預(yù)設(shè)閾值時(shí)，將二階導(dǎo)數(shù)的代數(shù)值賦值為1；否則，將所述二階導(dǎo)數(shù)的代數(shù)值賦值為0；

計(jì)算單元，用于計(jì)算所有周期結(jié)點(diǎn)的二階導(dǎo)數(shù)的代數(shù)值的和；

確定單元，用于將所述代數(shù)值的和與所述周期結(jié)點(diǎn)的數(shù)目的比值，作為所述步長(zhǎng)調(diào)整系數(shù)。