[發(fā)明專利]陣列基板、顯示面板、顯示裝置以及陣列基板的制作方法

有效

• 申請?zhí)枺?/td>: 201510588132.5
• 申請日: 2015-09-16
• 公開（公告）號: CN105068349A
• 公開（公告）日: 2015-11-18
• 發(fā)明（設計）人: 王守坤;郭會斌;馮玉春;李梁梁;郭總杰
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L27/12;H01L21/77
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李亞非;景軍平

技術領域

本公開涉及顯示技術領域，具體地涉及一種陣列基板、顯示面板、顯示裝置以及陣列基板的制作方法。

背景技術

目前在各種薄膜晶體管-液晶顯示裝置(thinfilmtransistor–liquidcrystaldisplayTFT-LCD)產品中，數(shù)據(jù)線需要采用雙數(shù)據(jù)線設計以提高信號輸出頻率。如圖1所示，液晶顯示裝置的顯示面板包括陣列基板1'。陣列基板1'包括在襯底基板(未圖示)上相互交叉并且限定多個亞像素單元30'的柵線20'和數(shù)據(jù)線。每個亞像素單元30'內形成有薄膜晶體管40'和像素電極50'。薄膜晶體管40'包括柵電極40a'、源電極40b'和漏電極40c'。數(shù)據(jù)線包括并排設置在每兩列相鄰亞像素單元50'之間的第一數(shù)據(jù)線61'和第二數(shù)據(jù)線62'。如所示，第一數(shù)據(jù)線61'和第二數(shù)據(jù)線62'與薄膜晶體管40'的源電極40b'和漏電極40c'同層設置。并排設置的第一數(shù)據(jù)線61'和第二數(shù)據(jù)線62'之間容易出現(xiàn)雙數(shù)據(jù)線間短路(DDS)。特別是當?shù)谝粩?shù)據(jù)線61'和第二數(shù)據(jù)線62'之間的間距過小時，DDS問題更加嚴重，這會導致產品良率急劇下降。

因此，本領域中存在對防止DDS的顯示面板的需求。

發(fā)明內容

本公開的目的在于減輕或解決前文所提到的問題的一個或多個。具體而言，本公開的陣列基板、顯示面板、顯示裝置以及陣列基板的制作方法將至少部分的第一數(shù)據(jù)線和相鄰的第二數(shù)據(jù)線設置在不同層上，在不增加圖案化工藝的情況下解決了DDS問題。

在第一方面，提供了一種陣列基板，其包括在襯底基板上相互絕緣并且交叉以限定多個亞像素單元的柵線和數(shù)據(jù)線，每個亞像素單元內形成有薄膜晶體管和像素電極，所述數(shù)據(jù)線包括并排設置在每兩列相鄰亞像素單元之間的第一數(shù)據(jù)線和第二數(shù)據(jù)線，其中在每兩列相鄰亞像素單元中，奇數(shù)行亞像素單元連接第一數(shù)據(jù)線，且偶數(shù)行亞像素單元連接第二數(shù)據(jù)線，其中在每兩個相鄰亞像素單元之間，至少部分的所述第一數(shù)據(jù)線和相鄰的所述第二數(shù)據(jù)線不同層設置。

根據(jù)此實施例，至少部分的第一數(shù)據(jù)線和相鄰的第二數(shù)據(jù)線設置在不同層上。藉此，可以有效地防止DDS，從而提高產品良率；可以顯著地消除并排設置的雙數(shù)據(jù)線之間的串擾，從而改善產品顯示質量；并且可以實現(xiàn)雙數(shù)據(jù)線之間的小間距設計，提高陣列基板的開口率和布線密度。

在優(yōu)選實施例中，所述第一數(shù)據(jù)線可以包括交替設置的多個第一節(jié)段和第二節(jié)段，每個所述第一節(jié)段和每個所述第二節(jié)段與所述薄膜晶體管的柵電極同層設置，并且每個所述第一節(jié)段和毗鄰的第二節(jié)段通過第一電連接件相互電連接；以及

所述第二數(shù)據(jù)線與所述薄膜晶體管的源/漏電極同層設置。

根據(jù)此實施例，第一數(shù)據(jù)線分段設置，第一數(shù)據(jù)線的各個第一節(jié)段和第二節(jié)段與柵電極同層設置，并且每個第一節(jié)段和毗鄰的第二節(jié)段之間通過第一電連接件相互電連接。第二數(shù)據(jù)線為常規(guī)數(shù)據(jù)線，即，與源/漏電極同層設置并且連續(xù)的數(shù)據(jù)線。藉此，第一數(shù)據(jù)線的各個第一節(jié)段和第二節(jié)段與第二數(shù)據(jù)線設置在不同層上，從而有效地防止并排設置的雙數(shù)據(jù)線之間的短路和串擾。

在優(yōu)選實施例中，所述第一數(shù)據(jù)線的每個所述第一節(jié)段在其沿所述第一數(shù)據(jù)線的延伸方向的兩個端部可以設置有貫穿所述薄膜晶體管的柵極絕緣層和鈍化層的第一過孔；

所述第一數(shù)據(jù)線的每個所述第二節(jié)段在其沿所述第一數(shù)據(jù)線的延伸方向的兩個端部可以設置有貫穿所述柵極絕緣層和所述鈍化層的第二過孔；

所述薄膜晶體管的源/漏電極上方可以設置有貫穿所述鈍化層的第三過孔；以及

所述第一電連接件可以通過所述第一過孔、所述第二過孔和所述第三過孔，電連接所述源/漏電極、所述第一數(shù)據(jù)線的每個第一節(jié)段以及與所述第一節(jié)段毗鄰的第二節(jié)段。

根據(jù)此實施例，第一電連接件通過第一數(shù)據(jù)線的第一節(jié)段和第二節(jié)段的毗鄰的第一過孔和第二過孔以及相應的源/漏電極上方的第三過孔，將第一數(shù)據(jù)線的第一節(jié)段和毗鄰的第二節(jié)段同時電連接到相應薄膜晶體管的源/漏電極，由此形成完整的第一數(shù)據(jù)線。第一過孔、第二過孔和第三過孔可以在同一圖案化工藝中形成，有利于簡化工藝步驟。備選地，薄膜晶體管中鈍化層上方還可以設置有平坦化層。這種情況下，第一過孔、第二過孔和第三過孔相應地還貫穿所述平坦化層。

在優(yōu)選實施例中，所述第一數(shù)據(jù)線可以包括交替設置的多個第一節(jié)段和第二節(jié)段，所述第一節(jié)段與所述薄膜晶體管的源/漏電極同層設置，所述第二節(jié)段與所述薄膜晶體管的柵電極同層設置，并且每個所述第一節(jié)段和毗鄰的第二節(jié)段通過第二電連接件相互電連接。