[發明專利]基于III-V族半導體材料的AC開關

在審

• 申請號: 201510587800.2
• 申請日: 2015-09-15
• 公開（公告）號: CN105428322A
• 公開（公告）日: 2016-03-23
• 發明（設計）人: G·德伯伊;G·庫拉托拉
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L23/48;H01L23/50;H01L21/60;H01L21/50
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 鄭立柱

背景技術

III-V族化合物是通過將選自元素周期表的第III族和第V族的元素組合所形成的化合物。III族元素包括硼(B)、鋁(Al)、鎵(Ga)、銦(In)和鈦(Ti)。V族元素包括氮(N)、磷(P)、砷(As)、銻(Sb)和鉍(Bi)。

諸如氮化鎵(GaN)的III-V族化合物有時用作用于半導體器件的制造材料。例如，基于III-V半導體的(III-Vsemiconductorbased)半導體器件可以是如下的半導體器件：其至少部分地形成在沉積于半導體裸片襯底(例如硅(Si)襯底、碳化硅(SiC)襯底、或由展現了與Si或SiC類似的電學和化學特性的材料所制成的其他類似類型的襯底)頂部上的GaN層或其他III-V族半導體材料層內。

在半導體器件制造中使用諸如GaN的III-V族材料的一個主要優點在于，III-V半導體材料具有應變誘導的(strain-induced)壓電電荷特性，其允許固有地具有低導通電阻(R_DSON)的導電溝道(例如二維電子氣區域[2DEG])形成在III-V族半導體材料層內而并未對III-V族半導體材料層摻雜。通過消除對III-V族半導體材料層的摻雜的需求，降低了與基于III-V族半導體材料的半導體器件相關聯的總的雜質散射效應，因此與其他半導體器件相比，允許本征載流子遷移率更容易地形成在導電溝道中。

不幸的是，III-V半導體材料層對于“陷阱”敏感。陷阱是由于與III-V族半導體材料相關聯的潛在地較大的帶隙而在III-V族半導體材料中形成的區域。與允許移動載流子行進通過相鄰的導電溝道不同地，III-V半導體層傾向于通過從導電溝道俘獲或拉出移動載流子、并且將該移動載流子保留在III-V族半導體層的陷阱內，而在導電溝道處造成“電流崩塌”。半導體器件的R_DSON直接正比于其俘獲率以及電流崩塌的量。例如，電流崩塌可以使得基于III-V半導體的半導體器件以一百的因子而增大其額定R_DSON。至少部分地形成在設置在半導體本體的襯底頂部上的III-V族半導體層內的基于III-V半導體的半導體器件、尤其是基于GaN的半導體器件，可以具有比其他半導體器件反常地更高的陷阱率。得到的高R_DSON可以使得基于III-V半導體的半導體器件無法用于一些(如果不是所有的話)高電子遷移率效應晶體管(HEMT)應用。

發明內容

通常，本公開的電路和技術可以使得能夠動態配置半導體裸片，以便于：在形成于單個共同襯底頂部上的III-V族半導體材料的層中防止電流崩塌；并且允許半導體裸片支持多個基于III-V半導體的半導體器件(例如用作雙向開關)至少部分地形成并集成在III-V族半導體層內，以用于向AC負載供電。耦合結構(例如，作為半導體裸片的外部部件，或者集成在裸片自身上)可以確保半導體裸片的共同襯底耦合至可用的最低電位(例如雙向開關的最低電位負載端子)。通過確保共同襯底的電位處于或者近似處于與可用最低電位相同的電位下(例如，在幾伏內)，甚至當可用最低電位的位置改變時，耦合結構也動態地配置半導體裸片以將行進在導電溝道內的移動載流子排斥遠離III-V半導體層的陷阱。

在一個示例中，功率電路包括半導體裸片，該半導體裸片包括共同襯底以及形成在該共同襯底頂部上的III-V族半導體層。至少一個雙向開關器件至少部分地形成在III-V族半導體層內，并且該至少一個雙向開關至少包括第一負載端子和第二負載端子。功率電路也包括耦合結構，該耦合結構配置用于將半導體裸片的共同襯底動態地耦合至在第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。

在另一示例中，半導體裸片包括共同襯底以及形成在該共同襯底頂部上的III-V族半導體層。半導體裸片也包括雙向開關器件，該雙向開關器件至少部分地形成在III-V族半導體層內，并且該雙向開關器件至少具有第一負載端子和第二負載端子。半導體裸片也包括耦合結構，該耦合結構配置用于將共同襯底動態地耦合至第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。

在另一示例中，一種方法包括，操作半導體裸片，該半導體裸片包括共同襯底以及形成在該共同襯底頂部上的III-V族半導體層，其中至少一個雙向開關器件至少部分地形成在III-V族半導體層內，該至少一個雙向開關至少具有第一負載端子和第二負載端子。該方法還包括，將半導體裸片的共同襯底動態地耦合至第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。