[發明專利]一種碳化硅外延材料及其生產方法

有效

• 申請號: 201510533951.X
• 申請日: 2015-08-27
• 公開（公告）號: CN105244255B
• 公開（公告）日: 2019-03-05
• 發明（設計）人: 蘆偉立;李佳;房玉龍;尹甲運;馮志紅
• 申請（專利權）人: 中國電子科技集團公司第十三研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 石家莊國為知識產權事務所 13120
• 代理人: 蘇英杰

本發明公開了一種碳化硅外延材料及其生產方法，涉及半導體技術領域，本發明碳化硅外延材料順次包括碳化硅襯底、第一外延層和第二外延層，本發明生產方法包括第一次外延生長、電感耦合等離子體刻蝕和第二次外延生長等步驟，能夠降低第二外延層中的基矢面位錯密度，并提高碳化硅外延材料的整體質量，極具推廣前景。

技術領域

本發明涉及半導體技術領域，尤其涉及一種碳化硅外延材料。

背景技術

碳化硅（SiC）作為一種寬禁帶半導體材料，具有高熱導率、高擊穿電場、高飽和電子漂移速率和高鍵合能等突出優點，其優異的性能能夠滿足現代電子技術對高溫、高頻、高功率和抗輻射等方面的要求。

由于碳化硅襯底材料的質量和表面不能夠滿足直接制造器件的要求，因此需要在SiC晶圓的表面外延生長碳化硅外延層，該層具有更高的質量，其電學性能優于SiC晶圓，并且具有更好的可控性和可重復性。

現有技術中，外延生長碳化硅的方法有很多種，其中化學氣相沉積法（CVD）生長技術由于其可重復性好、薄膜質量好及生產效率相對較高等優勢，成為目前大批量生產SiC外延薄膜所廣泛使用的方法。

但是，外延過程中，SiC襯底中的部分位錯缺陷會延伸至外延層中，因此SiC外延材料中仍然存在數種位錯缺陷，其中基矢面位錯（BPD）對SiC雙極型功率器件的影響十分嚴重。BPD會導致正向電壓降漂移，同時還為堆垛層錯的生長提供了成核位，使得BPD轉化為堆垛層錯。此外，在偏晶向SiC襯底上進行同質外延時，外延層中的基矢面位錯也主要來自于襯底。統計表明，SiC襯底中70%～90%的基矢面位錯會轉化為螺旋刃位錯（TED），而剩余的10%～30%的基矢面位錯會由襯底延伸至外延層中，因此，碳化硅外延層基矢面位錯的密度大約在10³ cm^-2量級，即每平方厘米的個數在1000～10000個左右。

現有技術中，Chen（J. Appl. Phys. 2005. 98, 114907）等人報道了在較小偏角度襯底上外延可以有效降低SiC外延材料中的基矢面位錯密度，但是該方法受限于SiC襯底，缺乏通用性，并不能從根本上解決問題。

發明內容

本發明要解決的技術問題是：針對上述現有技術的不足，提供一種碳化硅外延材料，該材料具有兩層外延層，且對第一外延層上的基失面位錯區域進行電感耦合等離子體刻蝕處理，從而不僅能夠降低第二外延層中的基矢面位錯密度和數量，還能提高第一外延層的表面形貌，進而大大提升SiC外延材料的整體品質和質量。

針對上述現有技術的不足，本發明還提供一種碳化硅外延材料的生產方法，該方法采用電感耦合等離子體刻蝕技術對外延生長中出現的基矢面位錯區域進行優先刻蝕，刻蝕過程簡便可控、易于操作且具有通用性，刻蝕能夠在第一外延層上形成微觀刻蝕坑形貌，從而有利于使基矢面位錯轉化為刃位錯，起到降低基矢面位錯的效果，并能提高SiC外延材料的整體質量。

為解決上述技術問題，本發明所采取的技術方案是：

一種碳化硅外延材料，其在結構上順次包括碳化硅襯底、第一外延層和第二外延層，其中，第一外延層上的基失面位錯區域經過電感耦合等離子體刻蝕處理，第二外延層的基矢面位錯密度小于10⁴cm^-2。進一步地，第二外延層的基矢面位錯密度為10² cm^-2量級，即每平方厘米的個數為100～1000個。

由于第一外延層只是為了給刻蝕提供條件，因此其厚度只要滿足刻蝕要求即可，不宜過厚或過薄，作為優選，第一外延層的厚度為1～10微米。

上述碳化硅外延材料的生產方法，其包括如下步驟：

（1）采用化學氣相沉積法在碳化硅襯底上生長第一外延層，第一外延層具有若干基矢面位錯區域；