[發(fā)明專利]基于sSi/SiGe/sSOI襯底的CMOS器件及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201510532092.2
• 申請(qǐng)日: 2015-08-26
• 公開(kāi)（公告）號(hào): CN105097846A
• 公開(kāi)（公告）日: 2015-11-25
• 發(fā)明（設(shè)計(jì)）人: 文嬌;劉強(qiáng);劉暢;俞文杰;趙清太;王曦
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L21/84
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 羅泳文

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路設(shè)計(jì)及制造領(lǐng)域，特別是涉及一種基于sSi/SiGe/sSOI襯底的CMOS器件及其制作方法。

背景技術(shù)

CMOS(ComplementaryMetalOxideSemiconductor)指互補(bǔ)金屬氧化物(PMOS管和NMOS管)共同構(gòu)成的互補(bǔ)型MOS集成電路制造工藝，它的特點(diǎn)是靜態(tài)功耗低、輸入阻抗高、抗干擾性強(qiáng)、電源電壓范圍寬。由于CMOS中一對(duì)MOSFET組成的門電路在瞬間看，要么PMOS導(dǎo)通，要么NMOS導(dǎo)通，要么都截止，比線性的三極管(BJT)效率要高得多，因此功耗很低。現(xiàn)在，CMOS被廣泛用于計(jì)算機(jī)、相機(jī)、手機(jī)等重要的電子設(shè)備芯片中。

SOI(Silicon-On-Insulator，絕緣襯底上的硅)技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。通過(guò)在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無(wú)法比擬的優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)，因此SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。但是，根據(jù)國(guó)際半導(dǎo)體產(chǎn)業(yè)發(fā)展藍(lán)圖(ITRS2009)的規(guī)劃，集成電路已經(jīng)逐步從微電子時(shí)代發(fā)展到了微納米電子時(shí)代，現(xiàn)有的體硅材料和工藝正接近它們的物理極限，遇到了嚴(yán)峻的挑戰(zhàn)。

從材料角度來(lái)說(shuō)，我們需要從傳統(tǒng)的單晶硅材料拓展到新一代硅基材料。SiGe材料由于其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關(guān)注。

鑒于以上所述，本發(fā)明的目的為提供一種基于sSi/SiGe/sSOI多層襯底結(jié)構(gòu)的高遷移率互補(bǔ)金屬氧化物半導(dǎo)體CMOS器件。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種基于sSi/SiGe/sSOI襯底的CMOS器件及其制作方法，以實(shí)現(xiàn)一種高速、大驅(qū)動(dòng)電流、低功耗的CMOS器件。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于sSi/SiGe/sSOI襯底的CMOS器件，所述CMOS器件包括：

PMOS器件，包括硅襯底、埋氧層、應(yīng)變硅層、SiGe層以及應(yīng)變硅蓋帽層，形成于所述SiGe層中的SiGe溝道、形成于所述SiGe層及應(yīng)變硅蓋帽層中且分別位于SiGe溝道兩側(cè)的P型源區(qū)及P型漏區(qū)，以及形成于所述應(yīng)變硅蓋帽層表面且與SiGe溝道對(duì)應(yīng)的柵極結(jié)構(gòu)；

NMOS器件，包括形成于所述sSOI襯底的應(yīng)變硅層中的sSi溝道、N型源區(qū)及N型漏區(qū)，所述N型源區(qū)及N型漏區(qū)分別位于所述sSi溝道兩側(cè)，以及形成于所述sSi溝道表面的柵極結(jié)構(gòu)。

作為本發(fā)明的基于sSi/SiGe/sSOI襯底的CMOS器件的一種優(yōu)選方案，所述PMOS器件的柵極結(jié)構(gòu)包括結(jié)合于所述應(yīng)變硅蓋帽層表面且與SiGe溝道對(duì)應(yīng)的高K柵介質(zhì)層、以及結(jié)合于所述高K柵介質(zhì)層表面電極層。

作為本發(fā)明的基于sSi/SiGe/sSOI襯底的CMOS器件的一種優(yōu)選方案，所述NMOS器件的柵極結(jié)構(gòu)包括結(jié)合于所述sSi溝道表面的高K柵介質(zhì)層、以及結(jié)合于所述高K柵介質(zhì)層表面電極層。

作為本發(fā)明的基于sSi/SiGe/sSOI襯底的CMOS器件的一種優(yōu)選方案，所述SiGe溝道的材料為應(yīng)變SiGe。

作為本發(fā)明的基于sSi/SiGe/sSOI襯底的CMOS器件的一種優(yōu)選方案，所述SiGe溝道與其表面的應(yīng)變硅蓋帽層形成Si/SiGe量子阱結(jié)構(gòu)。

本發(fā)明還提供一種基于sSi/SiGe/sSOI襯底的CMOS器件的制作方法，所述制作方法包括步驟：

1)提供一sSi/SiGe/sSOI襯底，采用光刻-刻蝕工藝制備出NMOS器件區(qū)域和PMOS器件區(qū)域，其中，所述PMOS器件區(qū)域包括硅襯底、埋氧層、應(yīng)變硅層、SiGe層以及應(yīng)變硅蓋帽層，所述NMOS器件區(qū)域包括硅襯底、埋氧層以及應(yīng)變硅層；

2)于步驟1)處理后的結(jié)構(gòu)表面沉積柵介質(zhì)層；

3)利用光刻工藝及離子注入工藝分別制備出NMOS器件的N型源區(qū)和N型漏區(qū)，以及PMOS器件的P型源區(qū)及P型漏區(qū)；

4)于柵介質(zhì)層表面形成電極層，并通過(guò)光刻-刻蝕工藝形成NMOS器件及PMOS器件的柵極結(jié)構(gòu)。

作為本發(fā)明的基于sSi/SiGe/sSOI襯底的CMOS器件的制作方法的一種優(yōu)選方案，所述sSi/SiGe/sSOI襯底包括硅襯底、埋氧層、應(yīng)變硅層、應(yīng)變SiGe層以及應(yīng)變硅蓋帽層。