[發明專利]集成電路

有效

• 申請號: 201510520430.0
• 申請日: 2015-08-21
• 公開（公告）號: CN105553461B
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 金寬東
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種集成電路可以包括：接收器，適用于將外部信號的電壓電平與參考電壓的電壓電平相互比較，并且產生內部信號；調節碼發生單元，適用于檢測內部信號的占空，并且產生一個或更多個比特的調節碼；以及電壓調節單元，適用于響應于調節碼來調節參考電壓的電壓電平。

相關申請的交叉引用

本申請要求于2014年10月22日提交的第10-2014-0143266號韓國專利申請的優先權，該韓國專利申請通過引用全部合并于此。

技術領域

本發明的示例性實施例涉及一種集成電路，更具體地講，涉及一種用于改善在集成電路中接收的信號的質量的技術。

背景技術

圖1是圖示接收器100的示圖，圖2A和圖2B是圖示輸入到接收器100/從接收器100輸出的信號IN、VREF、OUT的示圖。輸入信號IN可以具有各種模式，但是為了方便起見，圖2A和圖2B圖示了輸入信號IN用于與時鐘的模式基本上相同的模式(“H”、“L”、“H”和“L”的重復模式)輸入。

參考圖1，接收器100將輸入信號IN的電壓電平與參考電壓VREF的電壓電平進行比較，并且產生輸出信號OUT。當輸入信號IN的電壓電平高于參考電壓VREF的電壓電平時，接收器100產生處于“H”電平的輸出信號OUT，當輸入信號IN的電壓電平低于參考電壓VREF的電壓電平時，接收器100產生處于“L”電平的輸出信號OUT。

圖2A是圖示當參考電壓VREF的電平相對低時輸入接收器100/從接收器100輸出的信號IN、VREF、OUT的波形的示圖。參考圖2A，由于參考電壓VREF的電平變低，因此輸出信號OUT的高脈沖寬度變長，且輸出信號OUT的低脈沖寬度變短。在這種情況下，由于當輸出信號OUT是“H”時，輸出信號OUT的眼孔圖樣變寬，但當輸出信號OUT是“L”時，輸出信號OUT的眼孔圖樣變窄，因此輸出信號OUT在接收器100的后端可以被錯誤地識別。

圖2B是圖示當參考電壓VREF的電平相對高時輸入接收器100/從接收器100輸出的信號IN、VREF、OUT的波形的示圖。參考圖2B，由于參考電壓VREF的電平變高，因此輸出信號OUT的低脈沖寬度變長，且輸出信號OUT的高脈沖寬度變短。在這種情況下，由于當輸出信號OUT是“L”時，輸出信號OUT的眼孔圖樣變寬，但當輸出信號OUT是“H”時，輸出信號OUT的眼孔圖樣變窄，因此輸出信號OUT在接收器100的后端也可以被錯誤地識別。

如上所述，在利用將參考電壓VREF與輸入信號IN相互比較的方案來接收輸入信號IN的接收器100中，參考電壓VREF是判斷接收器100的輸出信號OUT的質量的重要因素。

發明內容

本發明的各種實施例涉及一種將接收器中使用的參考電壓的電平調節至最佳電平的技術。

在實施例中，一種集成電路可以包括：接收器，適用于將外部信號的電壓電平與參考電壓的電壓電平相互比較，并且產生內部信號；調節碼發生單元，適用于檢測內部信號的占空，并且產生一個或更多個比特的調節碼；以及電壓調節單元，適用于響應于調節碼來調節參考電壓的電壓電平。

調節碼發生單元可以在調諧時段被激活，外部信號在調諧時段期間可以具有時鐘模式。當調諧時段結束時，調節碼發生單元可以被去激活，并且調節碼的值可以被固定。