[發(fā)明專利]圖像處理片上系統(tǒng)和處理圖像數(shù)據(jù)的方法

有效

• 申請?zhí)枺?/td>: 201510519170.5
• 申請日: 2015-08-21
• 公開（公告）號: CN105391933B
• 公開（公告）日: 2020-04-10
• 發(fā)明（設(shè)計）人: 鄭暻娥;申善榮;吳鎮(zhèn)鴻
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H04N5/232
• 分類號: H04N5/232
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 韓芳

本申請要求于2014年8月21日在韓國知識產(chǎn)權(quán)局提交的第10-2014-0109039號韓國專利申請和2015年8月7日在美國專利商標(biāo)局提交的第14/820,566號美國專利申請的權(quán)益，這些專利申請的公開內(nèi)容通過引用全部包含于此。

技術(shù)領(lǐng)域

發(fā)明構(gòu)思涉及圖像處理器，更具體地，涉及圖像處理器、包括圖像處理器的圖像處理系統(tǒng)、包括圖像處理系統(tǒng)的片上系統(tǒng)(SoC)以及操作圖像處理系統(tǒng)的方法。

背景技術(shù)

隨著能夠播放和存儲高分辨率或高質(zhì)量的圖像的硬件的開發(fā)和普及，必須高效地處理高分辨率或高質(zhì)量的圖像信號。在處理圖像信號時，圖像處理器可以接收將要處理的圖像信號并輸出已處理的圖像信號。將要處理的圖像信號或者已處理的圖像信號可以存儲在存儲器中，并且可以通過系統(tǒng)總線從存儲器讀取。

包括在圖像信號中的每個像素可以包括多位像素數(shù)據(jù)，并且發(fā)送/接收的位數(shù)可以根據(jù)信號處理特征而不同。這種可變位圖像信號需要在處理器之間高效地傳輸。

發(fā)明內(nèi)容

本公開提供一種高效地處理可變位圖像信號的圖像處理器、包括該圖像處理器的圖像處理系統(tǒng)、包括該圖像處理器的片上系統(tǒng)(SoC)以及操作該圖像處理器和圖像處理系統(tǒng)的方法。在一些示例中，可以使用編解碼器模塊來對由CMOS圖像傳感器(CIS)產(chǎn)生的圖像進(jìn)行編碼或解碼。編解碼器模塊可以對編碼圖像進(jìn)行接收和解碼，解碼圖像可以表示多個像素。每個像素可以具有像素值，每個像素值可以由包括多個第一位和多個第二位的多個位表示。所有像素的第一位和第二位可以表示圖像幀。圖像幀可以是靜止圖像或運動圖像(例如，包括視頻信號)的部分。

應(yīng)用處理器(AP)可以控制像素值的存儲和讀取(即，數(shù)據(jù)訪問)，并且還可以控制對像素值的處理操作(例如，壓縮、抖動、逆抖動、編碼/解碼等)。存儲器控制器可以用于通過將圖像(例如，解碼圖像)的每個像素值的第一位和第二位存儲到存儲器和從存儲器讀取它們來對命令做出響應(yīng)。

每個像素值的第一位和第二位可以表示像素值的不同部分。例如，第一位可以是每個對應(yīng)像素值的較高有效位，第二位可以是每個對應(yīng)像素值的較低有效位。在第一操作中，存儲器控制器可以從存儲器僅訪問多個像素的像素值的第一位。在第二操作中，存儲器控制器可以從存儲器訪問多個像素的第一位和第二位。第一位可以存儲在存儲器中的由第一地址識別的位置處并隨后從該位置讀取，第二位可以存儲在存儲器中的由第二地址識別的位置處并隨后從該位置讀取。

編解碼器模塊可以對解碼圖像的每個像素值的第一位和第二位執(zhí)行抖動操作。

總線可以在應(yīng)用處理器的不同功能(例如，圖像處理)塊之間傳送像素數(shù)據(jù)。總線可以被配置為支持每個像素值的第一位和第二位的傳送，包括在對第一位和第二位進(jìn)行的改變其值的任何信號處理之后(例如，在抖動操作之后)的傳送。總線可以具有支持可與信號處理之前或之后的第一位對應(yīng)的M位數(shù)據(jù)寬度。總線的寬度可以是M位或M的倍數(shù)(例如，在M＝8的情況下，總線寬度可以是8位、16位、32位、64位、128位等)，正整數(shù)K可以表示這樣的倍數(shù)。存儲器控制器可以在總線上單次、并行地控制K個像素值的第一位的訪問，并且K可以具有大于或等于1的值。

當(dāng)存儲器控制器在存儲器(例如，嵌入在SoC中的嵌入式存儲器或芯片外的外部存儲器)中的所述存儲器的第一地址和第二地址處存儲像素值的第一位和第二位時，可以使用地址來識別存儲器的最小可訪問單位。存儲器的最小可訪問單位可以是M位，其中M是正整數(shù)。N位的數(shù)目也可以是正整數(shù)并且小于M。N位可以屬于單個像素值，存儲器的控制器(例如，存儲器控制器)也可以組合多個N位(例如，多個像素的N位)來形成最小可訪問單位。組合的像素可以相對于圖像幀而彼此相鄰。

M位可以存儲在存儲器的第一區(qū)域的第一位置中，并且N位可以存儲在存儲器的第二區(qū)域的第二位置中。包含M位和N位的存儲器位置可以是分別用第一地址和第二地址可尋址的。

CMOS圖像傳感器(CIS)可以生成第一圖像，第一圖像包括表示所述第一圖像的多個像素的多個第一像素值。每個第一像素值可以包括第一位和第二位。在第一位和第二位(例如，被編解碼器模塊)處理的情況下，結(jié)果可以是第二像素值。第一位可以對應(yīng)于第二像素值，并且第二位可以對應(yīng)于第一像素值。感測的第一圖像可以經(jīng)由預(yù)先配置的接口與應(yīng)用處理器的中央處理單元或用于后續(xù)處理的另一個裝置通信。