[發明專利]帶POP噪聲抑制的D類功放電路

有效

• 申請號: 201510514693.0
• 申請日: 2015-08-20
• 公開（公告）號: CN105119574B
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 左事君;楊孝駿;滕謀艷
• 申請（專利權）人: 深圳創維-RGB電子有限公司;深圳創維半導體設計中心有限公司
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F3/217;H03F3/45
• 代理公司: 深圳市世紀恒程知識產權代理事務所44287
• 代理人: 胡海國

1.一種帶POP噪聲抑制的D類功放電路，包括具有電容C1的第一信號輸入電路、具有電容C2的第二信號輸入電路、放大電路、PWM電路、驅動電路和濾波電路，放大電路具有分別與第一信號輸入電路和第二信號輸入電路連接的兩輸入端以及與PWM電路連接的兩輸出端，驅動電路與PWM電路連接，濾波電路與驅動電路連接；

其特征在于，還包括第一開關電路、第二開關電路和延時電路；在帶POP噪聲抑制的D類功放電路上電時，所述延時電路在預定延時時間內控制驅動電路關閉以關閉驅動電路輸出，以及控制第一開關電路和第二開關電路導通以對電容C1和電容C2充電至偏置電壓；所述延時電路在達到預定延時時間時控制驅動電路導通以及控制第一開關電路和第二開關電路關閉；和/或，在帶POP噪聲抑制的D類功放電路掉電時，延時電路復位以控制驅動電路關閉。

2.如權利要求1所述的帶POP噪聲抑制的D類功放電路，其特征在于，所述延時電路具有使能端ENA和控制端CTRL；第一開關電路具有輸入端、輸出端和控制端，第一開關電路的控制端與延時電路的控制端CTRL連接，第一開關電路的輸入端與放大電路的一輸入端連接，第一開關電路的輸出端與電容C1連接；第二開關電路具有輸入端、輸出端和控制端，第二開關電路的控制端與延時電路的控制端CTRL連接，第二開關電路的輸入端與放大電路的另一輸入端連接，第二開關電路的輸出端與電容C2連接。

3.如權利要求2所述的帶POP噪聲抑制的D類功放電路，所述第一信號輸入電路還具有連接在電容C1和放大電路的相應的一輸入端之間的電阻R1，第一開關電路的輸出端連接在電容C1和電阻R1之間；所述第二信號輸入電路還具有連接在電容C2和放大電路的相應的另一輸入端之間的電阻R2，第二開關電路的輸出端連接在電容C2和電阻R2之間。

4.如權利要求2或3所述的帶POP噪聲抑制的D類功放電路，所述第一開關電路具有場效應三極管M1和電阻R5，場效應三極管M1的柵極為第一開關電路的控制端，場效應三極管M1的漏極為第一開關電路的輸入端，場效應三極管M1的源極與電阻R5的一端連接，電阻R5的另一端為第一開關電路的輸出端；所述第二開關電路具有場效應三極管M2和電阻R6，場效應三極管M2的柵極為第二開關電路的控制端，場效應三極管M2的漏極為第二開關電路的輸入端，場效應三極管M2的源極與電阻R6的一端連接，電阻R6的另一端為第一開關電路的輸出端。

5.如權利要求4所述的帶POP噪聲抑制的D類功放電路，所述放大電路具有全差分放大器AMP，全差分放大器AMP具有兩輸入端、兩輸出端和偏置電壓端；全差分放大器AMP的兩輸入端為所述放大電路的兩輸入端，全差分放大器AMP的兩輸出端為所述放大電路的兩輸出端。

6.如權利要求5所述的帶POP噪聲抑制的D類功放電路，還包括偏置電路，所述全差分放大器AMP還具有偏置電壓端，偏置電壓端與偏置電路連接。

7.如權利要求6所述的帶POP噪聲抑制的D類功放電路，所述偏置電路具有電阻R7和電阻R8，電阻R7和電阻R8用于串聯連接在電源VREF和地之間，且電阻R8還與所述全差分放大器AMP的偏置電壓端連接。

8.如權利要求2所述的帶POP噪聲抑制的D類功放電路，所述控制端CTRL根據使能端ENA是否輸入信號輸出高電平或低電平。

9.如權利要求8所述的帶POP噪聲抑制的D類功放電路，所述延時電路具有一個與門IO和若干D觸發器；與門IO具有一使能端ENA、一時鐘輸入端CLK和一輸出端；與門IO的使能端ENA為延時電路的使能端ENA；若干D觸發器均具有輸入引腳D、時鐘引腳CLK、輸出端Q和輸出端Q非，且該若干D觸發器分別為D觸發器D0至Dn，D觸發器D1的時鐘引腳CLK連接與門IO的輸出端，D觸發器D2至Dn的時鐘引腳CLK分別連接D觸發器D1至Dn-1的輸出端Q非，D觸發器D1至Dn的輸入引腳D分別連接D觸發器D1至Dn的輸出端Q非，D觸發器D0的時鐘引腳CLK連接D觸發器Dn的輸出端Q非，D觸發器D0的輸入引腳D用于連接電源VREF，D觸發器D0的輸出端Q非為延時電路的控制端CTRL。

10.如權利要求8所述的帶POP噪聲抑制的D類功放電路，所述驅動電路具有第一驅動管DRV1和第二驅動管DRV2，第一驅動管DRV1和第二驅動管DRV2均具有一輸入端、一輸出端和控制端；第一驅動管DRV1和第二驅動管DRV2的輸入端分別與PWM電路連接，第一驅動管DRV1和第二驅動管DRV2的控制端分別與所述延時電路連接；濾波電路具有電感L1、電感L2、電容C3和電容C4，電感L1和電容C3串聯連接在第一驅動管DRV1的輸出端和地之間，電感L2和電容C4串聯連接在第二驅動管DRV2的輸出端和地之間；反饋電路具有電阻R3和電阻R4，電阻R3連接在第一驅動管DRV1的輸出端和放大電路的一輸入端之間，電阻R4連接在第二驅動管DRV2的輸出端和放大電路的另一輸入端之間。