[發明專利]一種多屏拼接控制顯示系統及方法

在審

• 申請號: 201510485055.0
• 申請日: 2015-08-10
• 公開（公告）號: CN105072360A
• 公開（公告）日: 2015-11-18
• 發明（設計）人: 石旭剛;周駿華;史故臣;伍一帆
• 申請（專利權）人: 杭州中威電子股份有限公司
• 主分類號: H04N5/44
• 分類號: H04N5/44;G06F3/14;H04N19/42;H04N21/472
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明提供一種多屏拼接控制顯示系統及方法，包括多個信號源處理裝置、網絡交換機、多個顯示輸出處理裝置以及顯示部件，信號源處理裝置連接至網絡交換機，網絡交換機連接至顯示輸出處理裝置，顯示輸出處理裝置連接至顯示部件，信號源處理裝置從前端設備接收圖像信號，經過預處理和編碼發送至網絡交換機，網絡交換機將信號傳遞給顯示輸出處理裝置，顯示輸出處理裝置進行解碼處理并發送至顯示部件，實現多屏拼接顯示。本發明縮短了從編碼到解碼顯示的時間，提高了系統的網絡利用率，增加了系統的穩定性。

技術領域

本發明涉及視頻監控領域的拼接屏視頻處理以及傳輸控制領域，更具體地說是一種提高網絡拼接屏視頻同步顯示的控制系統及方法。

背景技術

目前大屏拼接顯示控制器主要分為集中式和分布式兩大類型，而其中分布式拼接器相比較于集中式拼接器具有組網靈活、圖像數據網絡化、高穩定性以及高可靠度等優勢。同時，分布式拼接器根據原理又可以分為純硬件、嵌入式CPU以及PC架構三種類型的組成。純硬件結構在采集節點端，將原始圖像分解成網絡數據包，在輸出節點，將網絡包合成顯示圖像，其優勢是低延時，低功耗但是網絡占用率高。嵌入式CPU結構在采集節點將圖像壓縮成H.264碼流，在輸出節點將H.264碼流轉換成視頻輸出，其優勢是網絡占用率低，但是延時高，功率一般。對于PC架構，輸入節點機通過插入采集卡采集圖像，然后各個輸出節點機作為顯示，其延時一般，壓縮率高，但是功耗高。

發明內容

本發明首先要解決的技術問題是提供一種多屏拼接控制顯示系統，在保留了分布式拼接器的優點，降低了延時和功耗，提高了壓縮率。

本發明解決上述技術問題所采用的技術方案是：一種多屏拼接控制顯示系統，包括多個信號源處理裝置、網絡交換機、多個顯示輸出處理裝置以及顯示部件，所述多個信號源處理裝置分別連接至網絡交換機，所述網絡交換機連接至多個顯示輸出處理裝置，所述多個顯示輸出處理裝置連接至所述顯示部件，所述多個信號源處理裝置和所述多個顯示輸出處理裝置一一對應，所述多個信號源處理裝置從前端設備接收圖像信號，經過預處理和編碼發送至網絡交換機，所述網絡交換機將信號源處理裝置發送的信號傳遞給所述多個顯示輸出處理裝置，所述多個顯示輸出處理裝置對信號進行解碼處理并發送至顯示部件，實現多屏拼接顯示。

在采用上述技術方案的同時，本發明還可以采用或者組合采用以下進一步的技術方案：

所述信號源處理裝置包括FPGA編碼器、ARM處理器和網絡監測器，所述FPGA編碼器的輸入端連接前端設備，所述FPGA的輸出端連接所述ARM處理器，所述ARM處理器的輸出端連接至所述網絡交換機，所述網絡交換機的輸出端連接至所述網絡監視器，所述網絡監視器的輸出端連接至所述FPGA編碼器。

所述顯示輸出處理裝置包括ARM處理器、FPGA解碼器、網絡監測器和顯示模塊，所述ARM處理器的輸入端連接至所述網絡交換機，所述ARM處理器的輸出端分別連接至所述FPGA解碼器和所述網絡監視器，所述網絡監視器的輸出端連接至所述網絡交換機，所述FPGA解碼器的輸出端連接至所述顯示模塊。

所述控制顯示系統還包括控制裝置，所述控制裝置分別連接至所述信號源處理裝置、網絡交換機和顯示輸出處理裝置，所述控制裝置控制上述部件的輸入和輸出端的通斷。

本發明所要解決的另一個技術問題是提供一種多屏拼接控制顯示方法，該方法應用上述系統，并包括以下步驟：

1）信號源處理裝置接收圖像信號進行預處理、編碼，并產生網絡能夠發送的數據包；

2）網絡交換機將信號源處理裝置發送的數據包傳遞給顯示輸出處理裝置；

3）顯示輸出處理裝置進行圖像解碼并發送至顯示部件；

4）顯示部件進行顯示；

在步驟1-4中，控制裝置對信號源處理裝置、網絡交換機以及顯示輸出處理裝置的輸入輸出端的信號通斷進行控制。