[發明專利]存儲設備中的訪問抑制

有效

• 申請號: 201510454966.7
• 申請日: 2015-07-29
• 公開（公告）號: CN105320470B
• 公開（公告）日: 2020-03-03
• 發明（設計）人: 莊耀功;邁克爾·阿蘭·菲力波;楊古;陳·安迪·旺坤;西瑞姆·迪亞加拉簡
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種存儲設備，包括：

多個儲存單元，其中所述多個儲存單元中的每一個包括多個比特單元和與所述比特單元的每一個耦接的字線電路；

訪問控制電路，配置為接收訪問請求，并響應于所述訪問請求，在多個儲存單元中的每一儲存單元中開始訪問過程，

其中所述字線電路配置為響應于作為訪問過程的一部分的訪問請求來激活所選擇的字線；

其中所述訪問控制電路配置為在已經開始訪問過程之后、并且在輸出所請求的數據之前接收訪問停止信號，

其中所述訪問控制電路配置為響應于所述訪問停止信號，開始訪問抑制以便抑制在所述多個儲存單元中的至少一個儲存單元中的訪問過程，以及

字線抑制電路，配置為響應于所述訪問停止信號來抑制所選擇的字線。

2.根據權利要求1所述的存儲設備，其中所述訪問控制電路配置為響應于所述訪問停止信號來開始訪問抑制，以便在允許所述多個儲存單元的至少一個其他儲存單元中的訪問過程的同時、抑制所述多個儲存單元的至少一個儲存單元中的訪問過程。

3.根據權利要求2所述的存儲設備，其中所述字線抑制電路配置為響應于訪問停止信號來將所選擇的字線與固定電壓相連。

4.根據權利要求1所述的存儲設備，其中所述多個儲存單元中的每一個儲存單元包括讀出放大器電路，并且所述存儲設備配置為響應于訪問請求來激活所述讀出放大器電路以執行訪問過程；以及所述存儲設備還包括讀出放大器抑制電路，配置為響應于訪問停止信號來抑制所述讀出放大器電路。

5.根據權利要求4所述的存儲設備，其中所述讀出放大器電路配置為當維持讀出放大器使能信號時激活所述讀出放大器電路，并且所述讀出放大器抑制電路配置為響應于訪問停止信號將讀出放大器使能信號與固定電壓相連。

6.根據權利要求1所述的存儲設備，其中所述存儲設備是與數據處理器相關聯地提供的一級緩存。

7.根據權利要求1所述的存儲設備，其中所述存儲設備是多路組相關緩存，所述多個儲存單元是多路組相關緩存的多個線路。

8.根據權利要求7所述的存儲設備，其中所述多個線路中的每一線路包括標簽儲存單元和數據儲存單元，并且所述訪問控制電路配置為在多個儲存單元中的至少一個標簽儲存單元中開始訪問抑制。

9.根據權利要求7所述的存儲設備，其中所述多個線路中的每一線路包括標簽儲存單元和數據儲存單元，并且所述訪問控制電路配置為在多個儲存單元中的至少一個數據儲存單元中開始訪問抑制。

10.根據權利要求1所述的存儲設備，其中所述訪問控制電路配置為在多個儲存單元中的每一個儲存單元中產生內部時鐘信號以控制訪問過程的時序，并且所述訪問控制電路配置為在已經產生了內部時鐘信號的第一邊沿之后開始訪問抑制。

11.根據權利要求1所述的存儲設備，其中所述多個儲存單元中的每一個儲存單元包括位線預充電電路，其中所述位線預充電電路配置為在開始訪問過程之前對所述儲存單元中的位線進行預充電，并且所述訪問過程包括對位線進行放電，并且所述訪問控制電路配置為在已經開始對位線進行放電之后開始訪問抑制。

12.根據權利要求1所述的存儲設備，其中所述訪問控制電路配置為接收針對存儲設備的芯片使能信號，所述訪問請求包括芯片使能信號的維持，并且所述訪問控制電路配置為響應于芯片使能信號的維持來開始訪問過程。

13.根據權利要求7所述的存儲設備，其中所述訪問控制電路配置為接收對線路子集加以表示的線路預測信號作為訪問停止信號，并且所述訪問控制電路配置為開始訪問抑制以便抑制在由所述線路預測信號表示的線路子集中的訪問過程。