[發明專利]一種基于FPGA的并行結構Sinc插值方法

有效

• 申請號: 201510450583.2
• 申請日: 2015-07-28
• 公開（公告）號: CN105117196B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 朱岱寅;郭江哲;丁勇;韋北余;楊鳴冬
• 申請（專利權）人: 南京航空航天大學
• 主分類號: G06F7/48
• 分類號: G06F7/48;G06F7/499
• 代理公司: 南京瑞弘專利商標事務所(普通合伙)32249
• 代理人: 徐激波

技術領域

本發明涉及一種插值電路結構設計，特別是涉及一種基于FPGA的并行結構Sinc插值的電路結構設計。

背景技術

插值(Interpolation)是一種利用已知采樣點去預測或估計未采樣點數值的運算，能夠起到樣本重采樣、平滑等作用，在通信、信號處理、圖像處理領域有著廣泛的應用。插值種類主要有線性插值、多項式插值、Sinc插值等。在數字信號處理領域，特別是合成孔徑雷達(Synthetic Aperture Radar，SAR)成像領域，Sinc插值以其實現算法簡單、精度較好的優點被廣泛的使用。采樣定理表明，只要函數滿足以下兩個條件就可以從函數的等間隔離散樣本中無失真恢復原始信號：

(1)信號是帶限的；

(2)采樣頻率滿足奈奎斯特采樣率。實信號的采樣率必須大于最高頻率的兩倍，復信號的采樣率必須大于信號帶寬。

時域信號的離散化對應其頻域的周期延拓。在滿足以上條件時，只需要理想矩形低通濾波器在頻域提取基帶頻譜。時域重建方程為：

f_d(i)是f(x)在x＝i的采樣值。為了得到加矩形窗濾波的效果，理論上需要無數個采樣點系數進行加權求和，這種濾波器在工程實踐中是無法實現的。如圖1所示，觀察Sinc插值核的時域波形可以發現，Sinc函數關于原點對稱，原點對應函數值最高，越遠離中心點函數值漸漸變小。所以工程實踐中一般在不過度損失精度的同時對Sinc卷積核進行截斷。當使用截斷Sinc函數對陡峭邊緣的函數進行插值時，會出現吉布斯振鈴效應。為減小這種影響，可以對Sinc函數進行加窗處理使得系統的沖擊響應在邊界平緩地衰減到零。

以往，SAR成像里Sinc插值運算主要用軟件方式或者數字信號處理器(Digital Dignal Processor，DSP)實現。隨著技術的發展，工作者需要處理的數據量越來越大，軟件或DSP實現插值的速度遠達不到要求。隨著現場可編程門陣列(Field Programmable Gate Array，FPGA)的集成度不斷提高，工作者開始采用FPGA來實現插值運算。目前基于FPGA的Sinc插值，如文獻(何斌,張志敏.基于FPGA的sinc插值算法的研究和實現[J].電子器件,Vol.33,No.3,2010,pp.340-343.)，其實現的Sinc插值的基本思想都是把采樣點數據(N點)緩存在一個深度為N的RAM里，然后按照時鐘節拍順序選擇L(L為插值核長度，典型為8或16)個數據出來與L個Sinc插值核系數進行累乘加。這種串行結構插值每L個時鐘節拍只能計算一個待插值點，效率較低。另外其插值運算采用了定點數，難以適用于如雷達信號這種具有大動態范圍的數據。

發明內容

本發明的目的在于克服現有技術的不足，提供一種基于FPGA的并行結構Sinc插值方法。

本發明采用的技術方案為：一種基于FPGA的并行結構Sinc插值方法，包括以下步驟：

步驟一：將一個緩存采樣點數據的RAM分割成L個獨立的子塊RAM，按順序把采樣點數據每L個數據分為一組，每一組存儲到L個子塊RAM的相同地址位置。

步驟二：對截斷Sinc函數加窗以降低吉布斯振鈴效應，同時將具有相同偏移量的一組Sinc插值核系數存放在L個ROM的相同地址位置。

步驟三：把輸入浮點格式待插值點坐標轉換成定點數，其整數部分為定位坐標，小數部分指定了Sinc系數偏移量。定位坐標的前3個和后4個樣本的分別落在L個子塊RAM上，可在同一個時鐘節拍里取出這L個采樣點與L個Sinc系數進行相乘，再經過log2(L)級并行加法樹就能得到待插值點的插值結果。

步驟四：對于待插值點坐標超出采樣樣本的范圍，或者待插值點位于樣本邊界導致數據取不到L個點這兩種特殊情況，本發明提供一種基于標識置零的解決方法。使用了兩個標識信號指示超出范圍和邊界點的特殊情況，只要這兩個標識其一有效，則把數據RAM的輸出置零，并讓其進入后續的乘法和加法模塊。

步驟五：采樣點數據和輸入待插值點坐標均為浮點數格式。待插值點可以連續不斷地輸入，即每個時鐘周期就能輸入一個待插值點。經一定的流水線延遲后，插值結果連續不斷地輸出。

本發明的有益效果：(1)將緩存采樣點數據的RAM分成多個子塊，設置采樣點數據在子塊RAM中的排列方式，不需要增加FPGA額外的Block RAM資源，這樣能在一個時鐘節拍內讀出待插值點所需的L個采樣點數據的和Sinc系數，這意味著每個時鐘節拍都能插值出一個點，相比原來的串行結構，這種并行架構插值的效率是原來的L倍。