[發明專利]存儲器件

有效

• 申請號: 201510445785.8
• 申請日: 2015-07-27
• 公開（公告）號: CN105679361B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 金東槿
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4091
• 分類號: G11C11/4091
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種存儲器件，可以包括：第一單元塊到第N單元塊；第一位線感測放大器到第(N?1)位線感測放大器，其中的第K位線感測放大器將第K單元塊的位線和第(K+1)單元塊的位線之間的電勢差放大；一個或更多個第一最外位線感測放大器，適用于將第一節點和第一單元塊的位線之間的電勢差放大，其中，用于驅動第一節點的驅動能力與用于驅動第一單元塊的位線的驅動能力不同；以及一個或更多個第二最外位線感測放大器，適用于將第二節點和第N單元塊的位線之間的電勢差放大，其中，用于驅動第二節點的驅動能力與用于驅動第N單元塊的位線的驅動能力不同。

相關申請的交叉引用

本申請要求于2014年12月8日提交的第10-2014-0174704號韓國專利申請的優先權，該韓國專利申請通過引用整體合并于此。

技術領域

本專利文件涉及一種存儲器件。

背景技術

諸如雙數據率同步動態隨機存取存儲器(DDR SDRAM)包括大量的存儲單元。隨著存儲器件的集成度的快速提高，在存儲器件中包括的存儲單元的數量也已增加。安置這樣的存儲單元以形成陣列，該陣列稱作單元塊。

存儲器件的結構可以劃分成折疊式位線結構和開放式位線結構。

基于安置在存儲器件的核心區中的位線感測放大器，折疊式位線結構包括安置在同一單元塊中的驅動位線和參考位線。驅動位線指在其中驅動數據的位線，參考位線指在放大操作期間作為參考的位線。因此，由于在驅動位線和參考位線中反射相同的噪聲，所以從驅動位線產生的噪聲與從參考位線產生的噪聲可以抵消。通過這種噪聲的抵消，折疊式位線結構有助于支持穩定的器件操作。基于位線感測放大器，開放式位線結構包括安置在不同的單元塊中的驅動位線和參考位線。因此，由于在驅動位線中產生的噪聲與在參考位線中產生的噪聲不同，所以開放式位線結構更容易受這樣的噪聲影響。

在折疊式位線結構中，單位存儲單元被設計為具有8F²結構，在開放式位線結構中，單位存儲單元被設計為具有6F²結構。這種單位存儲單元結構是確定存儲器件的尺寸的因素。基于相同的數據儲存容量，具有開放式位線結構的存儲器件可以被設計得比具有折疊式位線結構的存儲器件小。

圖1是描述具有折疊式位線結構的存儲器件的示圖。

參見圖1，具有折疊式位線結構的存儲器件可以包括第一單元塊110和第二單元塊120以及感測放大器130。

第一單元塊110和第二單元塊120中的每個可以包括用于儲存數據的多個存儲單元陣列。第一單元塊110可以包括第一位線BL1和第一位線條BLB1，第二單元塊120可以包括第二位線BL2和第二位線條BLB2。

感測放大器130響應于第一位線分離信號BISH和第二位線分離信號BISL來感測并放大第一位線BL1和第一位線條BLB1的電壓電平，或者感測并放大第二位線BL2和第二位線條BLB2的電壓電平。感測放大器130包括晶體管和鎖存型感測放大電路，晶體管響應于第一位線分離信號BISH和第二位線分離信號BISL而導通，鎖存型感測放大電路執行感測放大操作。

如上所述，折疊式位線結構包括安置在一個單元塊中的驅動位線和參考位線。例如，當將第一位線分離信號BISH激活到邏輯高電平而將第二位線分離信號BISL去激活到邏輯低電平時，數據沿著激活的字線WL傳送至第一位線BL1或第一位線條BLB1。此時，數據所傳送至的位線變成驅動位線，與數據所傳送至的位線成對的位線變成參考位線。然后，感測放大器130的感測放大電路感測經由第一位線BL1和第一位線條BLB1而傳送的數據，并將感測的數據放大到與上拉電源電壓RTO和下拉電源電壓SB相對應的電壓電平，其中，上拉電源電壓RTO和下拉電源電壓SB作為電源被提供給感測放大電路。

圖2是描述具有開放式位線結構的存儲器件的示圖。