[發明專利]一種全包圍柵結構的制造方法在審
| 申請號: | 201510435408.6 | 申請日: | 2015-07-22 |
| 公開(公告)號: | CN105097549A | 公開(公告)日: | 2015-11-25 |
| 發明(設計)人: | 鮑宇 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 智云 |
| 地址: | 201203 上海市*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 包圍 結構 制造 方法 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及一種全包圍柵結構的制造方法。
背景技術
半導體集成電路(IC)工業經歷了迅速的發展。在IC的發展過程中,通常增大了功能密度(即每個芯片區域的互連器件的數量),而減小了幾何尺寸(即使用制造工藝可以制造的最小器件或互連線)。這種按比例縮小的工藝優點在于提高了生產效率并且降低了相關費用。同時,這種按比例縮小的工藝也增加了處理和制造IC的復雜性。
在尋求更高的器件密度、更高的性能以及更低的費用的過程中,隨著集成電路工藝持續發展到納米技術工藝節點,一些制造廠商已經開始考慮如何從平面CMOS晶體管向三維鰭式場效應管(FinFET)器件結構的過渡問題。與平面晶體管相比,FinFET器件由于改進了對溝道的控制,從而減小了短溝道效應。制造和設計中的挑戰推動了FinFET器件的發展。目前,FinFET已出現在20nm技術代的應用中。盡管現有的FinFET器件以及制造FinFET器件的方法已大體上滿足了其預期目的,但并不是在所有方面都能夠完全令人滿意。
FinFET器件是一種多柵MOS器件。按照柵極數目的不同,可以將FinFET劃分為雙柵FinFET、三柵FinFET以及可四面控制的全包圍柵(Gate-all-around)FinFET。其中,雙柵FinFET具有兩個柵極,分別位于鰭體(Fin)的兩側,可以分別獨立控制鰭體的溝道電流。在實際應用中,雙柵FinFET常用于要求具有低漏電流的核心邏輯電路。三柵FinFET具有三個柵極,鰭體的兩側面各有一個柵極,另外一個柵極在鰭體的頂部。柵極及Fin(鰭)通過其下方的絕緣層與襯底相隔離。三柵FinFET的Fin結構有的是在SOI(SiliconOnInsulator,絕緣體上硅)上形成的,有的是直接從硅襯底上直接得到。三柵FinFET的好處是,由于鰭體的三個側面都受到柵極的控制,所以比傳統的MOS結構能更好地控制有源區中的載流子,提供更大的驅動電流,因而提高了器件性能。目前廣泛應用的FinFET器件,基本上是三面控制的三柵FinFET。
隨著對器件性能不斷提出的更高要求,催生了四面控制的全包圍柵結構(Gate-all-around,請參考圖1所示)。具有全包圍柵極(Gate-all-around)結構的半導體器件擁有有效地限制短溝道效應(Shortchanneleffect)的特殊性能,正是業界在遵循摩爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結構中的薄硅膜構成的器件溝道被器件的柵極包圍環繞,而且僅被柵極控制。除此之外,漏場的影響也被移除,所以器件的短溝道效應被有效限制。由于構成器件溝道的硅膜與底部襯底之間最終需要懸空,因此全包圍柵極器件的制造工藝也較為復雜。
請參考圖1A和1B,現有技術中一種全包圍柵極結構的形成方法,包括:
首先,如圖1A所示,在一半導體襯底形成氧化層和硅層,并刻蝕氧化層和硅層,以形成溝道區鰭體以及溝道區氧化層;
接著,如圖1B所示,移除溝道區氧化層,使得剩余的溝道區鰭體懸空于半導體襯底上方;
然后,形成全包圍懸空的溝道區鰭體的全包圍柵極結構。
然而,上述現有全包圍柵極結構形成工藝中,工藝較為復雜,必須借助多層掩模和光刻膠,而且移除溝道區氧化層時,對溝道區鰭體的影響較大,會使其缺陷增多,容易導致器件失效,載流子也會受到應力過大的影響。
因此,如何提供一種工藝簡單、可靠、低成本的全包圍柵極結構的制造方法,并保證器件性能,是本領域技術人員亟待解決的技術問題之一。
發明內容
本發明的目的在于提供一種全包圍柵結構的制造方法,能夠簡化工藝,降低成本,同時能夠降低懸空溝道的缺陷。
為解決上述問題,本發明提出一種全包圍柵結構的制造方法,包括以下步驟:
提供形成有鰭體的半導體襯底,所述鰭體中形成溝道區,在所述半導體襯底表面形成與鰭體頂部齊平的層間介質層;
第一次回刻蝕所述層間介質層,以暴露出一定高度的溝道區鰭體;
形成包圍暴露出的溝道區鰭體的頂部和側壁表面的三包圍保護層,所述三包圍保護層僅覆蓋在鰭體周圍部分層間介質層表面上,且刻蝕比與溝道區鰭體和層間介質層均不同;
第二次回刻蝕所述層間介質層,以再次暴露出一定高度的溝道區鰭體;
對所述再次暴露出的溝道區鰭體進行刻蝕,使三包圍保護層包圍的溝道區鰭體完全懸空或者部分懸空,以獲得懸空溝道;
形成全包圍懸空溝道暴露表面的全包圍柵極結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510435408.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種偵測WAT異常電路板的方法及系統
- 下一篇:半導體結構的形成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





