[發明專利]一種動態信道模擬裝置及方法

有效

• 申請號: 201510433576.1
• 申請日: 2015-07-16
• 公開（公告）號: CN105187232B
• 公開（公告）日: 2018-10-30
• 發明（設計）人: 陳應兵;周生奎
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H04L12/24
• 分類號: H04L12/24;H04W24/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種動態信道模擬裝置，其特征在于，包括：用戶參數配置單元、射頻輸入單元、信道參數存儲單元、信道模擬單元、射頻輸出單元；

用戶參數配置單元輸出端通過數據接口與信道參數存儲單元輸入端相連，用于用戶參數配置、參數計算、參數傳輸；所述參數計算是根據用戶配置參數計算信道參數，并進行參數定點化，具體步驟包括：

1)根據用戶設置移動速度計算多普勒頻率；

靜態信道時，根據公式(1)計算多普勒頻率，

移動信道時，先根據用戶設置起始速度v₀、移動加速度a和公式(2)計算時刻t_k時的移動速度，再根據公式(1)計算此刻的多普勒頻率，

v＝v₀+at_k (2)

2)根據用戶設置參數計算各路徑時延；

移動信道模式時，根據用戶設置各路徑基本時延τ_l，0、時延變化范圍(τ_min，τ_max)、時延變化速率Δτ和公式(3)，計算各路徑第t_k時刻的路徑時延，

τ_l，k＝τ_l，0+Δτ·t_k (3)

且滿足0≤τ_min≤Δτ·t_k≤τ_max≤40us；

生滅信道模式時，根據用戶設置基本時延τ_l，0、時延變化范圍(τ_min，τ_max)、時延間隔Δτ、生滅位置數M和公式(4)，計算各路徑第t_k時刻的路徑時延，

τ_l，k＝τ_l，k-1+Δτ·R (4)

其中，τ_l，k-1表示第l條路徑在t_k-1時刻的時延，R為[1，M]區間內服從均勻分布的隨機數，且滿足0≤τ_min≤Δτ·R≤τ_max≤40us，τ_max＝τ_min+Δτ·(M-1)；

3)根據用戶設置各路徑衰落類型和頻譜計算各路徑衰落因子、離散多普勒以及相位；

4)將計算信道參數進行定點化處理；

射頻輸入單元的輸出端與信道模擬單元輸入端相連，用于接收各通道射頻信號，分別將各通道射頻信號下混頻到中頻，并將中頻信號轉換為數字信號，分別輸入到信道模擬單元；

信道參數存儲單元的輸入端與用戶參數配置單元輸出端相連，輸出端與信道模擬單元輸入端相連，所述信道參數存儲單元包括信道參數緩沖器、時鐘計數器、信道參數寄存器、外部高速存儲器；

信道模擬單元的輸入端分別與射頻輸入單元和信道參數存儲單元的輸出端相連，輸出端分別與射頻輸出單元和信道參數存儲單元的輸入端相連，所述信道模擬單元包括上下變頻模塊、信道模擬模塊；下變頻模塊將信道模擬單元接收到的中頻信號下變頻到基帶信號，然后傳輸到信道模擬模塊，上變頻模塊將經過信道模擬后輸出的復基帶信號上變頻到中頻，然后傳輸到射頻輸出單元；信道模擬模塊包括模擬多徑時延、路徑損耗、多徑衰落、陰影衰落以及信道噪聲；

射頻輸出單元的輸入端與信道模擬單元輸出端相連，用于將信道模擬單元輸出的多通道中頻數字信號轉換為模擬信號，濾除鏡像分量并分別上混頻到射頻，然后輸出給外部設備。

2.如權利要求1所述的動態信道模擬裝置，其特征在于，所述信道參數緩沖器在FPGA中實現，接收用戶傳遞信道參數，根據用戶參數中的幀頭信息選擇參數存儲位置，信道模式為靜態信道時，則將信道參數直接輸出到信道參數寄存器，然后進行信道模擬；信道模式為移動信道或者生滅信道時，則向信道參數存儲單元發送寫指令，并將信道參數傳送到外部存儲器。

3.如權利要求1所述的動態信道模擬裝置，其特征在于，所述時鐘計數器由FPGA中100MHz系統時鐘驅動，根據信道狀態保持時間間隔向外部存儲器發送讀參數指令，并向參數寄存器發送配置指令配置下一時刻的信道參數。