[發明專利]一種嵌入式多功能的視頻接口模塊在審
| 申請號: | 201510430449.6 | 申請日: | 2015-07-21 |
| 公開(公告)號: | CN105187765A | 公開(公告)日: | 2015-12-23 |
| 發明(設計)人: | 張永康;田雁;許朝暉;馮謀朝;丁璐;田廣元 | 申請(專利權)人: | 中國科學院西安光學精密機械研究所 |
| 主分類號: | H04N7/18 | 分類號: | H04N7/18;H04N5/775 |
| 代理公司: | 西安智邦專利商標代理有限公司 61211 | 代理人: | 張倩 |
| 地址: | 710119 陜西省西*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 嵌入式 多功能 視頻 接口 模塊 | ||
1.一種嵌入式多功能的視頻接口模塊,其特征在于:包括電源模塊、全局時鐘模塊、視頻AD轉換模塊、視頻DA轉換模塊、FPGA、SDI編碼模塊、CameraLink接口電路、輸出數據驅動模塊以及串口驅動電路;
所述電源模塊向FPGA供電;
所述全局時鐘模塊向FPGA提供全局時鐘信號,向視頻AD轉換模塊時鐘輸入信號;
所述視頻AD轉換模塊用于將PAL制式視頻信號解碼為8位數據信號DEC_P、時鐘信號DEC_CLK、場信號FIELD、幀同步信號VS和行同步信號HS,該數據信號經FPGA進行圖像處理;
所述視頻DA轉換模塊將來自FPGA的視頻數據、行信號、場信號、時鐘信號轉換為模擬PAL制CVBS信號輸出;
所述SDI編碼模塊用于將來自FPGA的視頻數據、視頻時鐘進行串化處理,輸出SDI視頻圖像;
所述CameraLink接口電路用于采集工業CameraLink相機的圖像數據,將圖像數據LVDS差分信號、LVDS差分時鐘信號轉換輸出為80位LVTTL視頻數據信號、XPCLK時鐘信號輸出供FPGA處理使用;
所述串口驅動電路接收的TTL信號,將接收到的信號按照RS485所要求的通信協議轉換為8位的數據供FPGA芯片圖像處理使用;
所述輸出驅動器電路用于將來自FPGA的80位LVTTL數據信號、像素時鐘信號PCLK驅動輸出為視頻數據信號、PCLK輸出信號同時供多塊跟蹤處理板實時跟蹤目標使用。
2.根據權利要求1所述的嵌入式多功能的視頻接口模塊,其特征在于:所述電源模塊包括第一電源單元、第二電源單元和第三電源單元,所述第一電源單元與第二電源單元連接。
3.根據權利要求2所述的嵌入式多功能的視頻接口模塊,其特征在于:所述全局時鐘模塊包括有源晶振。
4.根據權利要求3所述的嵌入式多功能的視頻接口模塊,其特征在于:所述視頻AD轉換模塊包括ADV7183芯片,所述ADV7183芯片接收PAL制式視頻信號并進行解碼處理,將解碼后的8位數據信號DEC_P、時鐘信號DEC_CLK、場信號FIELD、幀同步信號VS和行同步信號HS傳輸給FPGA;FPGA通過I2C總線配置ADV7183解碼數據。
5.根據權利要求4所述的嵌入式多功能的視頻接口模塊,其特征在于:所述視頻DA轉換模塊包括ADV7179芯片和AD8051驅動芯片,所述ADV7179芯片將來自FPGA芯片的視頻數據ENC_P、行信號ENC_HS、場信號ENC_VS、時鐘信號ENC_CLK轉換為模擬PAL制CVBS信號并經過AD8051驅動芯片放大輸出。
6.根據權利要求5所述的嵌入式多功能的視頻接口模塊,其特征在于:所述SDI編碼模塊包括CLC020芯片和SDI接口,所述CLC020芯片用于將視頻數據DA、視頻時鐘DA_CLK串化生成標清的SDI視頻圖像并通過SDI接口輸出。
7.根據權利要求6所述的嵌入式多功能的視頻接口模塊,其特征在于:所述CameraLink接口電路包括DS90CR288A芯片,所述DS90CR288A芯片用于采集工業CameraLink相機的圖像數據,將圖像數據的LVDS差分信號、LVDS差分時鐘信號轉換為80位LVTTL視頻數據信號、XPCLK時鐘信號輸出供FPGA處理使用。
8.根據權利要求7所述的嵌入式多功能的視頻接口模塊,其特征在于:所述串口驅動電路包括MAX3430芯片,通過MAX3430芯片用于和外部系統通訊。
9.根據權利要求8所述的嵌入式多功能的視頻接口模塊,其特征在于:所述輸出驅動器電路包括SN74LVTH16245A芯片,所述SN74LVTH16245A芯片用于將80位LVTTL視頻信號和像素時鐘信號PCLK驅動輸出為視頻數據信號、PCLK輸出信號同時供多塊跟蹤處理板實時跟蹤目標使用。
10.根據權利要求1至9之任一所述的嵌入式多功能的視頻接口模塊,其特征在于:所述FPGA包括視頻AD轉DA模塊、配置模塊、字符疊加模塊、CameraLink轉DA模塊、CameraLink解碼模塊、最大值最小值均值模塊、80位數據模塊以及收發轉換模塊,
所述視頻AD轉DA模塊用于接收視頻AD轉換模塊輸出的8位數據信號DEC_P、時鐘信號DEC_CLK、場信號FIELD、幀同步信號VS和行同步信號HS,并按照數字視頻DA編碼芯片的要求格式產生DA視頻數據和DA時鐘信號,發送給字符疊加模塊,供字符疊加模塊使用;
所述CameraLink轉DA模塊用于接收CameraLink接口電路發送的80位LVTTL視頻數據信號和XPCLK時鐘信號,并將其轉化為PAL制視頻數據流,并按照DA編碼芯片的要求輸出,發送給字符疊加模塊,供字符疊加模塊使用;
所述字符疊加模塊:接收DA視頻數據、DA時鐘信號對其視頻數據流進行字符疊加,輸出為帶有字符的DA視頻數據和DA時鐘信號;該輸出信號分兩路輸出,一路輸出給視頻DA轉換模塊,一路輸出給SDI編碼模塊;接收PAL制視頻流,進行字符疊加,輸出為帶有字符的DA視頻數據和DA時鐘信號;該輸出信號分兩路輸出,一路輸出給視頻DA轉換模塊,一路輸出給SDI編碼模塊;
所述CameraLink解碼模塊接收CameraLink接口電路發送的80位LVTTL視頻數據信號和XPCLK時鐘信號,后轉換為80位的LVTTL視頻數據信號、XPCLK時鐘信號、FVAL幀信號、LVAL行信號,輸出給80位數據模塊;
所述80位數據模塊接收80位的LVTTL視頻數據信號、XPCLK時鐘信號、FVAL幀信號和LVAL行信號,后轉換為80位LVTTL視頻數據信號、XPCLK時鐘信號、FVAL幀信號、LVAL行信號、14位輸出使能信號和14位控制方向信號,輸出給輸出數據驅動模塊;
所述最大值最小值均值模塊接收CameraLink接口電路發送的80位LVTTL視頻數據信號和XPCLK時鐘信號,實時計算出整幅圖像像素的最大值、最小值和平均值,并輸出最大值、最小值和平均值給RS485收發轉換模塊;
所述RS485收發轉換模塊接收最大值、最小值、平均值數據,按照RS485要求轉換為串行的TTL信號并輸出給串口驅動電路模塊;
所述配置模塊通過I2C總線配置ADV7183的解碼數據。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院西安光學精密機械研究所,未經中國科學院西安光學精密機械研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510430449.6/1.html,轉載請聲明來源鉆瓜專利網。





