[發明專利]一種存儲裝置及存儲陣列的讀取方法

在審

• 申請號: 201510423287.3
• 申請日: 2015-07-17
• 公開（公告）號: CN105097037A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

技術領域

本發明涉及半導體領域，尤其涉及一種存儲裝置及存儲陣列的讀取方法。

背景技術

電可擦可編程只讀存儲器(閃存，ElectricallyErasableProgrammableRead-OnlyMemory)是一種以字節(Byte)為最小修改單位、可以通過電子方式多次復寫的半導體存儲設備。相比可擦可編程只讀存儲器(EPROM，ErasableProgrammableRead-OnlyMemory)，閃存不需要用紫外線照射，也不需取下，就可以用特定的電壓，來抹除芯片上的信息，以便寫入新的數據。由于閃存的優秀性能以及在線上操作的便利，它被廣泛用于需要經常擦除的BIOS芯片以及閃存芯片，并逐步替代部分有斷電保留需要的隨機存取存儲器(RAM，RandomAccessMemory)芯片，甚至取代部分的硬盤功能，與高速RAM成為二十一世紀最常用且發展最快的兩種存儲技術。

閃存通常包括譯碼電路、控制電路以及存儲陣列，閃存存儲陣列由多個呈陣列排布的閃存結構構成。每個閃存結構可以包括兩個存儲單元，現有的電可擦可編程只讀存儲器在讀取過程中會受到相鄰的存儲單元的影響。

發明內容

本發明解決的問題是減少讀取過程中相鄰的存儲單元的影響。

為解決上述問題，本發明提供一種存儲裝置，包括：依次排布的閃存結構組成的存儲陣列以及控制單元；

所述閃存結構包括半導體襯底、位線結構、字線結構、浮柵結構和控制柵結構；所述半導體襯底內部具有摻雜阱，所述摻雜阱形成源極和漏極；所述位線結構包括位線結構一和位線結構二，分別連接漏極和源極；所述字線結構位于所述位線結構一和位線結構二之間；所述浮柵結構包括浮柵結構一和浮柵結構二，分別位于所述字線結構和所述位線結構之間；所述控制柵結構包括控制柵結構一和控制柵結構二，分別位于所述浮柵結構的表面；所述位線結構、字線結構和浮柵結構均位于所述半導體襯底的表面；

所述控制單元適于在對所述閃存結構的浮柵結構進行讀操作時施加-0.1V至-3V間的電壓至與該浮柵結構對應的控制柵結線；所述控制柵結構包括控制柵和控制柵線，所述控制柵介質層位于所述控制柵表面。

根據權利要求1所述的存儲裝置，其特征在于，所述存儲陣列包括：呈M行N列排布的所述閃存結構，M≥1，N≥1，且N為8的整數倍；

位于第n列閃存結構中的位線結構分別連接至所述第n列閃存結構中的位線，1≤n≤N；

位于同一行閃存結構的字線結構連接在一起形成字線，位于同一行閃存結構中的控制柵結構連接在一起形成控制柵線。

可選的，每行中相鄰兩個所述閃存結構共用所述位線結構。

可選的，每行中相鄰兩個所述閃存結構為一組，每組閃存結構共用所述兩個閃存結構之間的位線結構。

可選的，所述控制單元還適于施加4.5V的電壓至所述閃存結構中另一浮柵結構對應的控制柵線。

可選的，所述控制單元包括：低壓預譯碼電路、電平移位器以及驅動電路；

所述低壓預譯碼電路適于根據地址信息獲取控制信號，以控制當前控制單元的工作狀態；

所述電平移位器適于根據所述控制電平生成適于控制柵線的電壓；

所述驅動電路包括兩個輸出端，適于基于所述適于控制柵線的實現對控制柵線電容負載的驅動。

可選的，所述驅動電路還包括控制端，適于接入選擇信號；所述驅動電路適于基于選擇信號控制所述驅動電路的兩個輸出端的輸出電壓。

可選的，所述電平移位器包括：第一級電平移位器以及第二級電平移位器；

所述第一級電平移位器適于產生4.5V的輸出電壓；

所述第二級電平移位器適于產生-0.1V至-3V間的輸出電壓。

根據權利要求8所述的存儲裝置，其特征在于，所述驅動電路適于在對閃存結構中浮柵結構進行讀操作時，通過其中一個輸出端向所述浮柵結構對應的控制柵線施加-0.1V至-3V間的電壓，通過另一個輸出端向所述閃存結構中另一浮柵結構對應的控制柵線施加4.5V的電壓。

可選的，所述低壓預譯碼電路包括第一輸出端和第二輸出端；所述第一級電平移位器包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管；

所述第一PMOS管的源極適于接入第一電壓，所述第一PMOS管的漏極耦接至所述第二NMOS管的漏極，所述第一PMOS管的柵極與所述第二NMOS管的柵極共同耦接至所述第二PMOS管的漏極，作為所述第一級電平移位器的第一輸出端；