[發明專利]基于FPGA的正交調制電路的EVM的調試方法

有效

• 申請號: 201510403010.4
• 申請日: 2015-07-10
• 公開（公告）號: CN104977889B
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 劉暢;戴榮;陰陶;林峰
• 申請（專利權）人: 成都傅立葉電子科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 成都行之專利代理事務所(普通合伙)51220
• 代理人: 李朝虎

1.基于FPGA的正交調制電路的EVM的調試方法，其特征在于：

基于FPGA的正交調制電路，包括以下部件：

輸出數字基帶信號的FPGA；

通過數據總線與FPGA連接的DA；

通過I通道和Q通道與DA連接的電容電阻網絡；

與電容電阻網絡連接的正交調制器；

FPGA采用分時復用的方式將數字基帶信號的I相位數據和Q相位數據送入DA；

DA通過數據總線接收I相位數據和Q相位數據，并且，DA將I相位數據和Q相位數據轉換為模擬的I路基帶信號和模擬的Q路基帶信號，最后通過I通道將I路基帶信號送入電容電阻網絡，通過Q通道將Q路基帶信號送入電容電阻網絡；

電容電阻網絡將I路基帶信號和Q路基帶信號進行直流偏置和濾波處理；

正交調制器對電容電阻網絡輸出的I路基帶信號和Q路基帶信號進行正交調制，最后形成RF信號輸出；

調試方法包括以下步驟:

步驟A、設置初始值：由FPGA根據DA的編碼類型選擇I相位數據和Q相位數據的初始值，如果DA是偏移碼編碼，則初始值的MSB位填1，其它位填0，如果DA是二進制補碼編碼，則初始值的全部位填0；

步驟B、選定I相位數據的基準零值：通過FPGA逐漸增大I相位數據的值，觀察RF信號中心頻率的功率是否隨I相位數據值的增加而漸漸向底噪降低，如果向底噪降低，則繼續增大I相位數據的值，直至RF信號中心頻率的功率停止降低開始增加，此時將I相位數據的值改為功率停止降低前的值，將其作為I相位數據的基準零值；如果逐漸增大I相位數據的值，RF信號中心頻率的功率沒有隨I相位數據值的增加而漸漸向底噪降低，此時應逐漸減小I相位數據的值，中心頻率的功率會漸漸降低，直至RF信號中心頻率的功率停止降低開始增加，此時將I相位數據的值改為功率停止降低前的值，將其作為I相位數據的基準零值；

步驟C、選定Q相位數據的基準零值：通過FPGA逐漸增大Q相位數據的值，觀察RF信號中心頻率的功率是否隨Q相位數據值的增加而漸漸向底噪降低，如果向底噪降低，則繼續增大Q相位數據的值，直至RF信號中心頻率的功率停止降低開始增加，此時將Q相位數據的值改為功率停止降低前的值，將其作為Q相位數據的基準零值；如果逐漸增大Q相位數據的值，RF信號中心頻率的功率沒有隨Q相位數據值的增加而漸漸向底噪降低，此時應逐漸減小Q相位數據的值，中心頻率的功率會漸漸降低，直至RF信號中心頻率的功率停止降低開始增加，此時將Q相位數據的值改為功率停止降低前的值，將其作為Q相位數據的基準零值；

步驟D、計算差值：獲得I相位數據的基準零值和Q相位數據的基準零值后，I相位數據的基準零值大于初始值，則用I相位數據的基準零值減去初始值后獲得差值，在FPGA里編寫調制應用程序時I相位數據加上該差值，若I相位數據的基準零值小于初始值，則用初始值減去I相位數據的基準零值后獲得差值，在FPGA里編寫調制應用程序時I相位數據減去該差值，同樣，Q相位數據的基準零值大于初始值時，則用Q相位數據的基準零值減去初始值后獲得差值，在FPGA里編寫調制應用程序時Q相位數據加上該差值，若Q相位數據的基準零值小于初始值，則用初始值減去Q相位數據的基準零值后獲得差值，在FPGA里編寫調制應用程序時Q相位數據減去該差值。