[發明專利]一種半導體器件及其制造方法在審
| 申請號： | 201510399764.7 | 申請日： | 2015-07-09 |
| 公開（公告）號： | CN105097698A | 公開（公告）日： | 2015-11-25 |
| 發明（設計）人： | 謝將相;梁發正 | 申請（專利權）人： | 北京慧摩爾科技有限公司;謝將相 |
| 主分類號： | H01L21/8238 | 分類號： | H01L21/8238;H01L27/092 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 100084 北京市海淀區*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 半導體器件 及其 制造 方法 | ||
1.一種半導體器件的制造方法，包括：
在單晶硅襯底中形成淺溝槽，定義出由所述淺溝槽包圍的NMOS區域和PMOS區域；
向溝槽中填充二氧化硅，分別形成包圍NMOS區域的淺溝槽隔離STI1和包圍PMOS區域的PMOS淺溝槽隔離STI2；
對PMOS淺溝槽隔離STI2的二氧化硅進行摻雜處理，形成具有張應力的PMOS淺溝槽隔離STI2；
在襯底上NMOS區域、PMOS區域和包圍NMOS區域的淺溝槽隔離STI1上形成柵極堆疊結構；
在NMOS區域和PMOS區域的柵極堆疊結構周圍形成柵極側墻；
選擇性刻蝕PMOS區域襯底，在柵極側墻兩側形成PMOS源漏溝槽，該PMOS源漏溝槽的深度小于淺溝槽隔離STI2的深度；
在PMOS源漏溝槽中形成SiGe或SiGe:C的第一源漏提升區；
選擇性在NMOS區域和PMOS區域襯底上形成Si或Si:C蓋層，同時作為NMOS區域的第二源漏提升區。
2.根據權利要求1所述的半導體器件的制造方法，其中所述硅襯底還可以是單晶鍺、應變硅、絕緣體上硅、鍺硅絕緣體上鍺、或者化合物半導體。
3.根據權利要求1所述的半導體器件的制造方法，其中摻雜的是銻，摻雜的方法是離子注入，且注入的能量范圍是50千電子伏特到200千電子伏特。
4.根據權利要求1所述的半導體器件的制造方法，其中選擇性刻蝕PMOS區域襯底，在柵極側墻兩側形成PMOS源漏溝槽的步驟進一步包括：
在整個器件上形成保護層；選擇性蝕刻保護層，暴露PMOS區域柵極側墻兩側的襯底；蝕刻PMOS區域柵極側墻兩側的襯底，形成PMOS源漏溝槽。
5.根據權利要求1所述的半導體器件的制造方法，其中PMOS源漏溝槽的深度小于淺溝槽隔離的深度。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京慧摩爾科技有限公司;謝將相，未經北京慧摩爾科技有限公司;謝將相許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201510399764.7/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種絕緣管封裝芯片的方法及結構
- 下一篇：基板處理系統及其處理方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
