[發明專利]一種電磁兼容的展頻裝置和產生展頻時鐘信號的方法

有效

• 申請號: 201510383407.1
• 申請日: 2015-07-02
• 公開（公告）號: CN105049002B
• 公開（公告）日: 2018-07-31
• 發明（設計）人: 楊曄龍;張小林;卓志達;李義君
• 申請（專利權）人: 深圳市韜略科技有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02;H03K3/012
• 代理公司: 深圳市道臻知識產權代理有限公司 44360
• 代理人: 陳琳

本發明涉及電磁兼容技術領域，具體涉及一種電磁兼容的展頻裝置，展頻單元，其與時鐘源連接，其用于根據展頻率將時鐘信號進行相位調制，并輸出展頻時鐘信號；展頻率調節單元，其與展頻單元連接，其用于設置展頻單元的展頻率。還涉及一種產生展頻時鐘信號的方法，包括步驟：S1、設置展頻率；S2、根據展頻率將接收到的時鐘信號進行相位調制，并輸出展頻時鐘信號。本發明通過設計一種用于抑制晶振電路EMI發射的展頻裝置和產生展頻時鐘信號的方法，降低晶振時鐘基波及諧波的信號頻譜幅值，從而抑制時鐘源的EMI發射，保持信號的完整性；同時，展頻裝置可直接設置在晶振電路上，結構簡單，成本低。

技術領域

本發明涉及電磁兼容技術領域，具體涉及一種電磁兼容的展頻裝置和產生展頻時鐘信號的方法。

背景技術

隨著電子產品智能化、高速化的發展，電磁兼容已經成為考核電子產品質量的一項重要指標。根據國際電子委員會標準IEC對電磁兼容的定義，其主要包括EMI(電磁發射)和EMS(電磁抗擾)兩部分。如圖1所示，晶振電路始終作為電子產品的核心功能器件，用于產生時鐘信號，其直接與MCU連接，同時也是EMI發射的主要源頭，因此對晶振時鐘的EMI抑制顯得尤為重要。

現有對于晶振時鐘EMI抑制的方案主要包括接地、屏蔽、濾波三種傳統方式，但是上述方式會由于某些外部因素導致其抑制效果不理想，具體是：

1、接地，接地可能會把晶振的時鐘信號干擾引入地平面造成負面效果；

2、采用金屬屏蔽罩對晶振電路進行屏蔽，金屬屏蔽罩雖然可以對晶振發射進行抑制，但由于電子產品有著小型化、集成化設計的趨勢，且PCB走線錯綜復雜，晶振干擾易通過PCB走線之間的竄擾發射出去。

3、對晶振電路進行濾波處理，可以降低晶振時鐘的輸出幅值，減少EMI發射，但濾波電路的存在會改變晶振時鐘信號的信號波形，如晶振時鐘信號的上升和下降沿時間，破壞時鐘信號的信號完整性，影響系統工作的穩定性。

上述的傳統整改手段雖然在一定程度上可以降低EMI發射，但由于其不是在時鐘源頭進行EMI抑制，因此需要花費大量時間對晶振時鐘發射的傳播路徑進行排查，在EMI整改過程中耗費大量時間。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種電磁兼容的展頻裝置，提高晶振時鐘EMI的抑制效果。

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種產生展頻時鐘信號的方法，提高晶振時鐘EMI的抑制效果。

本發明解決其技術問題所采用的技術方案是，提供一種電磁兼容的展頻裝置，該展頻裝置設置在時鐘源和處理器之間，用于提高晶振時鐘EMI的抑制效果，其包括展頻單元、展頻率調節單元和輸出匹配單元：

展頻單元，其與時鐘源連接，其用于根據展頻率將時鐘信號進行相位調制，降低時鐘信號基波和時鐘信號諧波的信號頻譜幅值，并輸出展頻時鐘信號；

展頻率調節單元，其與展頻單元連接，其用于設置展頻單元的展頻率，提高電路兼容性；

輸出匹配單元，其置于展頻單元與處理器之間，其用于調節展頻單元輸出幅值，提高電路兼容性。

其中，較佳方案是：該展頻單元包括但不限于一種展頻IC，其包括相位產生器和相位調節器：

相位產生器，其輸入端與時鐘源連接，其輸出端與相位調制器連接，其還與展頻率調節單元連接，其根據展頻率，將時鐘信號進行初步調制，產生具有相位差的調制時鐘信號；

相位調制器，其接收相位產生器輸出的調制時鐘信號，檢測調制時鐘信號的相位差值，同時確定調制周期，并使相位差值在調制周期中有序排列，產生展頻時鐘信號。