[發明專利]低壓差穩壓器電路

有效

• 申請號: 201510367470.6
• 申請日: 2015-06-29
• 公開（公告）號: CN106292824B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 柯可人
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G05F1/575
• 分類號: G05F1/575;G05F3/26
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 蔡杰赟,吳敏

1.一種低壓差穩壓器電路，其特征在于，包括：誤差放大器電路、緩沖電路、功率放大電路和反饋電路，其中，

所述誤差放大器電路的第一輸入端接入基準電壓，輸出端連接所述緩沖電路的輸入端；

所述功率放大電路的輸入端連接所述緩沖電路的輸出端，輸出端作為所述低壓差穩壓器電路的輸出端；

所述反饋電路的輸入端連接所述功率放大電路的輸出端，輸出端連接所述誤差放大器電路的第二輸入端；

所述誤差放大器電路和所述緩沖電路還適于接入休眠控制信號，所述休眠控制信號可以改變所述誤差放大器電路和所述緩沖電路的偏置電流，使得所述低壓差穩壓器電路工作在正常模式下或者低功耗模式下；

所述緩沖電路包括：第一開關、第一電阻、第二電阻、第四PMOS晶體管、第二開關、第三NMOS晶體管和第四NMOS晶體管，其中，

所述第四PMOS晶體管的源極接入第一電壓，柵極和漏極互連且作為所述緩沖電路的輸出端；

所述第一開關的第一端連接所述第一電壓，第二端連接所述第一電阻的第一端；

所述第一電阻的第二端連接所述第四PMOS晶體管的漏極，所述第二電阻的第一端和第二端分別連接所述第一電壓和所述第四PMOS晶體管的漏極；

所述第二開關的第一端作為所述緩沖電路的輸入端且連接所述誤差放大器電路的輸出端，第二端連接所述第三NMOS晶體管的柵極；

所述第三NMOS晶體管的漏極連接所述第四PMOS晶體管的漏極，源極連接第二電壓；

所述第四NMOS晶體管的漏極、柵極和源極分別連接所述第四PMOS晶體管的漏極、所述第二開關的第一端和所述第二電壓；

所述休眠控制信號適于控制所述第一開關和所述第二開關，使得當所述低壓差穩壓器電路工作在正常模式下時，所述第一開關和所述第二開關閉合，當所述低壓差穩壓器電路工作在低功耗模式下時，所述第一開關和所述第二開關斷開。

2.如權利要求1所述的低壓差穩壓器電路，其特征在于，所述誤差放大器電路包括：第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管，其中，

所述第一PMOS晶體管的源極接入第一電壓，漏極連接第二PMOS晶體管和第三PMOS晶體管的源極；

所述第二PMOS晶體管的柵極接入所述基準電壓，作為所述誤差放大器電路的第一輸入端；

所述第三PMOS晶體管的柵極連接所述反饋電路的輸出端，作為所述誤差放大器電路的第二輸入端；

所述第一NMOS晶體管漏極和柵極連接所述第二PMOS晶體管的漏極，源極連接第二電壓；

所述第二NMOS晶體管的漏極、柵極和源極分別連接所述第三PMOS晶體管的漏極、所述第二PMOS晶體管的漏極和所述第二電壓，且所述第二NMOS晶體管的漏極作為所述誤差放大器電路的輸出端。

3.如權利要求2所述的低壓差穩壓器電路，其特征在于，所述休眠控制信號連接所述第一PMOS晶體管的柵極，通過改變所述第一PMOS晶體管的偏置電壓來使得所述誤差放大器電路在低功耗模式下的偏置電流小于正常模式下的偏置電流。

4.如權利要求1所述的低壓差穩壓器電路，其特征在于，所述第二電阻的阻值大于所述第一電阻的阻值。

5.如權利要求1所述的低壓差穩壓器電路，其特征在于，所述功率放大電路包括第五PMOS晶體管，所述第五PMOS晶體管的柵極作為所述功率放大器的輸入端連接所述緩沖電路的輸出端，源極連接第一電壓，漏極作為所述低壓差穩壓器電路的輸出端。

6.如權利要求1所述的低壓差穩壓器電路，其特征在于，所述反饋電路包括第三電阻和第四電阻，其中，

所述第三電阻的第一端作為所述反饋電路的輸入端連接所述功率放大電路的輸出端；

所述第四電阻的第一端與所述第三電阻的第二端連接作為所述反饋電路的輸出端，且與所述誤差放大器電路的第二輸入端連接，所述第四電阻的第二端連接第二電壓。