[發明專利]一種雙大馬士革集成工藝方法有效

申請號：	201510366840.4	申請日：	2015-06-29
公開（公告）號：	CN104966694B	公開（公告）日：	2018-01-26
發明（設計）人：	胡正軍;李銘;陳壽面;趙宇航;周煒捷	申請（專利權）人：	上海集成電路研發中心有限公司
主分類號：	H01L21/768	分類號：	H01L21/768
代理公司：	上海天辰知識產權代理事務所(特殊普通合伙)31275	代理人：	吳世華,林彥之
地址：	201210 上***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種大馬士革集成工藝方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體集成電路制造工藝領域，更具體地，涉及一種可避免超低k介電材料在濕法清洗工藝中產生介質損傷的雙大馬士革集成工藝方法。

背景技術

在目前主流的集成電路工藝中，由于特征尺寸的減小，使得互連電路中的同層電容增大，從而嚴重影響電路工作速度。而層間電容的減小，可以通過降低介電常數(k)來實現。低k介電材料已經取代了傳統的二氧化硅作為互連的絕緣材料。

低k介電材料的實現是通過引入例如Si-F或Si-C鍵，從而將二氧化硅材料中部分Si-取代。Si-F或Si-C與Si-O鍵相比極性更低，從而可以降低介電常數。在0.18～0.13μm中FSG(氟摻雜二氧化硅，k:3.5～3.7)已經得到應用；在90～65nm工藝中，SiOCH(碳摻雜二氧化硅，k：2.7～3.0)也已經得到應用；而在45nm及以下的工藝中，為了進一步降低材料的介電常數，微孔(pore)又被引入到介電材料中，從而使得其介電常數進一步降低到2.55左右。

然而，超低k介電材料的引入，會對現有的工藝集成帶來巨大的挑戰。在銅雙大馬士革工藝集成中，通常的一種工藝方法是先在襯底上淀積介電材料，然后進行光刻和刻蝕，在介電材料上形成溝槽(trench)和通孔(Via)的物理形貌，接著再進行金屬的填充和去除(包含阻擋層/籽晶層的淀積、銅的填充、銅的化學機械研磨等)。在上述對超低k介電材料的刻蝕中，由于刻蝕過程中的物理轟擊、含氟類氣體與介質的化學反應，會破壞超低k介電材料的微觀結構，從而使得通孔、溝槽側壁的超低k介電材料表面的微孔暴露，與空氣接觸。在超低k介電材料刻蝕完畢后，需要進行濕法清洗，從而去除干法刻蝕過程中的聚合物殘留及光刻膠等。在銅互連的雙大馬士革干法刻蝕完畢后的濕法清洗中，通常采用有機溶劑或無機藥液等作為清洗劑。在這些藥液中，均含有去離子水，而水分子具有很高的極性，在與刻蝕之后的由超低k介電材料形成的雙大馬士革結構接觸后，會通過其微孔滲入到超低k介電材料中產生介質損傷，從而不僅增大了介電常數，而且還會影響到互連的可靠性。

為了應對超低k介電材料的損傷問題，已有多種解決方法相繼提出。如在US8,877,659的美國專利中，通過將超低k介電材料暴露在含硅烷氣體中，并通過紫外線處理進行修復，但此工藝較為復雜；或者在例如申請號為201310525014.0的中國發明專利申請中，將濕法處理的藥液調整為含-CH3不飽和烴的溶液，以避免藥液中的水分對超低k介電材料的損傷等，但此方法對濕法藥液要求高，并且還需要考慮濕法工藝中對有機聚合物的去除等。

發明內容

本發明的目的在于克服現有技術存在的上述缺陷，提供一種雙大馬士革集成工藝方法，可避免超低k介電材料在濕法清洗工藝中產生介質損傷。

為實現上述目的，本發明的技術方案如下：

一種雙大馬士革集成工藝方法，包括以下步驟：

步驟S01：提供一半導體襯底，在所述襯底上淀積超低k介電材料層，并在所述超低k介電材料層形成雙大馬士革結構；

步驟S02：對所述雙大馬士革結構進行第一次等離子體處理，以在所述雙大馬士革結構側壁處將所述超低k介電材料轉化為二氧化硅；

步驟S03：進行濕法清洗工藝；

步驟S04：對所述雙大馬士革結構進行第二次等離子體處理，以在所述雙大馬士革結構側壁處將所述二氧化硅再次轉化為低k介電材料；

步驟S05：進行阻擋層/籽晶層淀積，以及進行銅電鍍的填充和化學機械拋光工藝。

優選地，步驟S02中，所述第一次等離子體處理中的反應氣體包括氫氣和氮氣。

優選地，所述第一次等離子體處理中的所述氫氣的流量為100～200sccm，氮氣的流量為10～50sccm。

優選地，所述第一次等離子體處理中的壓力為40～60mT，高頻功率為600～800W，低頻功率為200～300W，處理時間為100～200秒。