[發明專利]一種動態過采樣模/數轉換器及其設計方法

有效

• 申請號: 201510362266.5
• 申請日: 2015-06-26
• 公開（公告）號: CN104935342B
• 公開（公告）日: 2018-08-24
• 發明（設計）人: 林超;許肖鋒
• 申請（專利權）人: 海芯科技（廈門）有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 廈門南強之路專利事務所(普通合伙) 35200
• 代理人: 馬應森

一種動態過采樣模/數轉換器及其設計方法，涉及模/數轉換器。這動態過采樣模/數轉換器設有數字控制模塊和高低階SINC濾波器模塊，數字控制模塊外接監測系統輸出端，高低階SINC濾波器模塊輸入端外接模擬Σ?Δ調制器的高速率低精度位流輸出端；高低階SINC濾波器模塊的控制信號輸入端接數字控制模塊的使能快速恢復控制信號輸出端，低速率高精度數字信號輸出端輸出低速率高精度數字信號。利用低階SINC濾波器建立時間短的特點，將低階和高階SINC濾波器結合，在系統參數改變時，最先輸出的幾個數據由較低階SINC濾波器按階數由低到高依次輸出，有效縮短數字濾波器建立時間，實現快速恢復的Σ?Δ過采樣模/數轉換器。

技術領域

本發明涉及模/數轉換器，特別是涉及Σ-Δ過采樣模/數轉換器(ADC)，具體為Σ-ΔADC中的數字濾波器的電路設計方法，該數字濾波器用于濾除前端模擬Σ-Δ調制器輸出信號中所包含的高頻量化噪聲，同時對輸出信號進行降頻。

背景技術

Σ-ΔADC采用過采樣和噪聲整形技術大大提高了模/數轉換器的信噪比，而且它不要求高精度的模擬元件匹配和高性能的前端抗混疊濾波器，可以采用標準CMOS工藝與其它數字電路模塊集成，提高了芯片的集成度。Σ-ΔADC主要由前端的模擬Σ-Δ調制器和后端的數字降頻濾波器構成，降頻濾波器通常采用數字SINC濾波器。為了實現更高的精度，通常會采用高階的模擬Σ-Δ調制器和搭配高階的SINC濾波器，國外主要高精度Σ-ΔADC廠家代表性產品如表1所示。

表1

由于采用了高階的SINC濾波器，模/數轉換需要更多的輸出數據周期T_OWR以滿足SINC濾波器的建立時間要求。假設SINC濾波器的階數為四階，且輸出數據周期為100mS(10Hz)，則當芯片上電、芯片從掉電模式進入工作模式、輸出數據速率改變、輸入通道切換或通道增益改變時，ADC芯片需要400mS的建立時間才會輸出第一個有效轉換數據。

隨著Σ-Δ過采樣模/數轉換器的應用越來越廣，特別是在手機和移動設備上的應用，其輸出數據建立時間長的缺點，很大程度上影響了整個系統使用時的待機時間，對于系統待機功耗要求比較高的應用場合十分不利。如在計量稱重市場，為了降低系統待機功耗，通常會在待機狀態時令ADC芯片和傳感器間歇性的進入掉電模式、工作模式。對于同樣的待機狀態稱重響應速度，系統處在掉電模式的時間越長，處在工作模式的時間越短，即系統進入工作模式后ADC芯片越快輸出有效轉換數據，則系統待機功耗越低。以1s響應時間為例，由于系統進入工作模式后需要等待400mS才能對重量進行判斷，所以系統處于掉電模式的時間最多為600mS。若能加快SINC濾波器的建立時間，如只需等待200mS，甚至100mS，則同樣的響應速度，系統待機功耗可以節約2倍，甚至4倍。

高階SINC濾波器與低階SINC濾波器相比，雖然具有更寬的陷波寬度、更強的陷波頻率抑制和更大的阻帶衰減，特別是當輸出數據速率比較高(超過1KHz)時能提供更高的精度，但需要更長的建立時間。而對于低輸出數據速率，低階SINC濾波器能提供與高階SINC濾波器相似的均方根噪聲性能和精度，且只需較短的建立時間。所以可以在系統參數改變時，利用低階SINC濾波器建立時間短的特點，通過動態調整數字濾波器的階數實現快速恢復的過采樣模/數轉換器，以用于對系統待機功耗要求比較高的場合。

發明內容

本發明的目的在于提供一種動態過采樣模/數轉換器及其設計方法。

所述這動態過采樣模/數轉換器設有：

數字控制模塊，數字控制模塊用于監測系統參數，所述系統參數包括但不限于上電復位和掉電使能、輸出數據速率、輸入通道、通道增益等，作為使能快速恢復的控制信號；

高低階SINC濾波器模塊，高低階SINC濾波器模塊用于將前端模擬Σ-Δ調制器輸出的高速率低精度位流轉換成低速率高精度數字信號輸出；