[發明專利]一種高效的視頻解碼參考幀取數方法及設備

在審

• 申請號: 201510361767.1
• 申請日: 2015-06-26
• 公開（公告）號: CN105120286A
• 公開（公告）日: 2015-12-02
• 發明（設計）人: 陳梅芬;張圣欽
• 申請（專利權）人: 福州瑞芯微電子股份有限公司
• 主分類號: H04N19/423
• 分類號: H04N19/423;H04N19/44
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 王美花

本發明提供一種視頻解碼參考幀取數設備，所述設備包括控制器、存儲器、cache以及外部存儲器DDR；所述控制器與所述存儲器連接形成一slot管理模塊，所述cache與所述控制器連接，所述外部存儲器DDR與所述cache連接。本發明還提供一種該設備所對應的方法，所述方法利用AXI總線的多ID特性，實現順序地址入cache，亂序數據出cache，減少了參考幀的取數時間，提高了視頻流的解碼效率。

技術領域

本發明涉及視頻解碼領域，特別涉及一種視頻解碼參考幀取數方法及設備。

背景技術

隨著新一代視頻解碼標準的發展，例如HEVC，VP9(其中，HEVC的英文全稱為HighEfficiency Video Coding，它是一種新的視頻壓縮標準；VP9是一個由Google開發的開放式，無使用授權費的視頻壓縮標準)，高清及超高清的視頻流得到了越來越多的普及，而參考幀的讀取也逐漸成為了視頻解碼的瓶頸和關鍵問題。由于參考幀具有重復讀取的特性，現有的解碼器通常都會引入cache(高速緩沖存儲器)機制，該cache中存儲有大量需要頻繁使用的數據，用于減少參考幀讀取的總帶寬。但現有的解碼器在引入cache機制的同時，通常都采用先入先出的原理，即地址命令順序進入，數據順序取出，沒有將cache的機制很好地發揮出來，增大了視頻解碼讀取參考幀的時間，進而又影響到了整個解碼器的性能。

發明內容

本發明要解決的技術問題之一，在于提供一種視頻解碼參考幀取數方法，該方法利用AXI總線的多ID特性，實現順序地址入cache，亂序數據出cache，減少了參考幀的取數時間，提高了視頻流的解碼效率。

本發明是這樣實現技術問題之一的：一種視頻解碼參考幀取數方法，該方法需要提供控制器、存儲器、cache以及外部存儲器DDR；所述控制器與所述存儲器連接形成一slot管理模塊，所述cache與所述控制器連接，所述外部存儲器DDR與所述cache連接，所述方法包括如下步驟：

步驟10、控制器利用AXI總線向cache順序發送視頻流的各參考塊的地址命令；

步驟20、cache順序接收各參考塊的地址命令，并順序查找每一地址命令所對應的地址，且若當前查找的地址命令命中，則將該地址所對應的數據返回給控制器，同時cache繼續查找下一個地址命令的地址；否則若當前查找的地址命令未命中，則將未命中的地址命令轉發給外部存儲器DDR，同時cache繼續查找下一個地址命令的地址；

步驟30、外部存儲器DDR根據轉發的地址命令查找地址獲取數據，并將獲取的數據通過cache返回給控制器；該步驟僅在cache中地址命令未命中時執行；

步驟40、控制器將接收的數據存儲到存儲器中，并控制存儲器對數據進行拼接，且每拼接好一個完整的參考塊，控制器就控制存儲器將該完整的參考塊發送給下級數據使用模塊使用。

進一步地，所述步驟40具體為：

控制器將接收的數據存儲到存儲器中，并控制存儲器以參考塊為單位對數據進行拼接，且不同參考塊之間的數據互不影響，在拼接時，每拼接成一個完整的參考塊，控制器就控制存儲器將該完整的參考塊發送給下級數據使用模塊使用；對于未拼接完整的參考塊，則需要在存儲器內繼續等待數據，直到拼接成完整的參考塊后，控制器再控制存儲器將參考塊發送給下級數據使用模塊使用。

本發明要解決的技術問題之二，在于提供一種視頻解碼參考幀取數設備，該設備利用AXI總線的多ID特性，實現順序地址入cache，亂序數據出cache，減少了參考幀的取數時間，提高了視頻流的解碼效率。

本發明是這樣實現技術問題之二的：一種視頻解碼參考幀取數設備，該設備包括控制器、存儲器、cache以及外部存儲器DDR；所述控制器與所述存儲器連接形成一slot管理模塊，所述cache與所述控制器連接，所述外部存儲器DDR與所述cache連接；