[發明專利]可控的高速多通道信號采集控制電路系統及其控制方法

有效

• 申請號: 201510355374.X
• 申請日: 2015-06-24
• 公開（公告）號: CN104950770B
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 苑振;曾武;李安陽;呂國飛
• 申請（專利權）人: 中國船舶重工集團公司第七二六研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 郭國中

1.一種可控的高速多通道信號采集控制電路系統，其特征在于，包括可編程器FPGA(1)、光纖收發器(2)、DAC芯片(3)、AD轉換芯片(4)、預留控制端口(5)；

可編程器FPGA(1)與光纖收發器(2)連接，以實現同上位機的通信；

可編程器FPGA(1)與DAC芯片(3)連接，以輸出模擬信號用于控制或驅動；

可編程器FPGA(1)與多個AD轉換芯片(4)連接，以實現多通道的模擬數據轉換；

可編程器FPGA(1)與預留控制端口(5)連接，用于拓展功能；

所述多通道使用同一個時鐘驅動源(6)；

時鐘驅動源(6)輸出的時鐘通過時鐘驅動芯片(7)輸入至可編程器FPGA(1)，用作數據輸入時鐘；

在時鐘的布線上使用等長處理；時鐘驅動芯片(7)與AD轉換芯片(4)之間的線路、DAC芯片(3)的輸出線、AD轉換芯片(4)與可編程器FPGA(1)之間均采用等長處理；

可編程器FPGA(1)包括采集控制模塊(8)、傳輸控制模塊(9)；采集控制模塊(8)包括通道選擇模塊(10)、RAM(11)；

采集控制模塊(8)控制多片AD轉換芯片(4)同時開始信號的采集工作，并在同一個時刻通過通道選擇模塊(10)開始讀取AD轉換芯片(4)的數據至可編程器FPGA(1)為每個采集通道內置的RAM(11)中，從多通道獲取的多通道數據全部寫入相對應的RAM(11)后，由傳輸控制模塊(9)將上次采集到的多通道數據通過光纖模塊(2)上傳至信號處理機柜，數據采集控制模塊(8)的RAM(11)實行乒乓操作，避免讀寫沖突。

2.一種權利要求1所述的可控的高速多通道信號采集控制電路系統的控制方法，其特征在于，包括如下步驟：

對AD轉換芯片(4)以及DAC芯片(3)進行初始化，再對AD轉換芯片(4)的AD采集的觸發方式類型以及DAC芯片(3)的DAC輸出控制參數進行設置；

所述可控的高速多通道信號采集控制電路系統進入循環工作過程并等待采集中斷或者上傳中斷發生；

當發生采集中斷后，可編程器FPGA(1)對多通道AD轉換芯片(4)進行數據同步采集并存儲在RAM(11)空間的上半部分；當上傳中斷產生后，傳輸控制模塊(9)讀取RAM(11)下半部分數據通過光纖模塊(2)上傳；

當再次發生采集中斷后，可編程器FPGA(1)對多通道AD轉換芯片(4)進行數據同步采集并存儲在RAM(11)空間的下半部分；當上傳中斷產生后，傳輸控制模塊(9)讀取RAM(11)上半部分數據通過光纖模塊(2)上傳。