[發明專利]圖像處理裝置及其控制方法

有效

• 申請號: 201510349848.X
• 申請日: 2015-06-23
• 公開（公告）號: CN105323404B
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 田中康智
• 申請（專利權）人: 佳能株式會社
• 主分類號: H04N1/00
• 分類號: H04N1/00
• 代理公司: 北京怡豐知識產權代理有限公司 11293
• 代理人: 遲軍

本發明提供一種圖像處理裝置及其控制方法。圖像處理裝置具有可部分地進行電路配置的可重配置電路。預先存儲用于配置所述可重配置電路的電路配置信息，指定與執行作業所需的功能相對應的存儲的電路配置信息，并且通過使用所指定的電路配置信息，配置所述可重配置電路的部分重配置單元，來在所述可重配置電路中部分地重配置所需的功能。如果所述重配置成功，則使用所述可重配置電路執行作業，而如果重配置失敗，則重新執行重配置。

技術領域

本發明涉及一種圖像處理裝置及其控制方法。

背景技術

具有可變邏輯電路的諸如PLD(可編程邏輯器件)和FPGA(場可編程門陣列)的可重配置電路是公知的。通常，當PLD或FPGA啟動時，將存儲在諸如ROM的非易失性存儲器中的電路配置信息寫入作為內部易失性存儲器的配置存儲器中，由此切換邏輯電路。此外，當電力供給中斷時，刪除配置存儲器中的信息，因此，當供給電力時，需要通過將電路配置信息從非易失性存儲器再次寫入配置存儲器，來重配置邏輯電路。將以這種方式僅進行一次PLD或FPGA的邏輯電路的配置的方法稱為靜止重配置。

另一方面，開發了能夠在線路正在操作的同時改變邏輯電路的FPGA等，并且將在操作期間改變邏輯電路的方法稱為動態重配置。此外，存在能夠簡單地重寫特定區域而不是整個芯片的FPGA，并且將這種類型的重寫稱為部分重配置。特別地，存在部分地重配置一個邏輯電路部分而不停止正在操作的其他邏輯電路的操作的方法，并且將這種方法稱為動態部分重配置。

通過動態部分重配置，代替在動態重配置期間重寫整個配置存儲器，僅重寫配置存儲器區域的一部分，由此使得能夠部分地重配置FPGA中的邏輯電路。使用這種動態部分重配置技術，使得能夠在FPGA的一個區域中實現多個邏輯電路，由此使得能夠實現對硬件資源進行時分復用的邏輯電路。其結果是，能夠使用較少的硬件資源靈活地實現與各種應用相對應的各種功能，同時保持高的硬件操作性能。

作為利用這種動態部分重配置的技術的一個示例，日本特開2011-186981號公開了如下技術：在流水線處理中，在通過按照以在流水線的最前面的電路開始的順序在可重配置電路中進行重配置來切換功能的同時，進行數據處理。

在近年來的諸如MFP(多功能打印機)的圖像處理裝置中，已經能夠選擇與來自用戶的請求相對應的多個處理(復印作業、打印作業、發送作業等)，并且通過硬件或軟件執行與這些處理相對應的圖像處理。如果在這種圖像處理裝置中利用諸如FPGA的可重配置電路作為用于圖像處理的硬件，則能夠動態地并且部分地切換FPGA的電路配置，以實現上面描述的各種功能中的各個。其結果是，能夠使用較少的硬件資源實現各種圖像處理功能。注意，在用于進行部分重配置的配置中，如果部分重配置由于諸如設備故障、電氣噪聲或者寫入定時問題的各種原因中的任何一個而失敗，則無法配置所需的電路，并且無法實現希望的數據處理。

如上所述，在使用期間對可重配置電路進行部分重配置的情況下，如果部分重配置失敗，則裝置的性能劣化。例如，如果某種原因導致針對特定圖像處理功能所需的某個圖像處理功能的部分重配置失敗，則將無法使用該圖像處理功能，處理將停止，并且圖像處理裝置的性能將劣化。為此，在使用期間對可重配置電路進行部分地重配置的配置的情況下，需要實現對部分重配置失敗的可能性給予考慮的配置。

發明內容

本發明使得能夠實現如下機制，在具有能夠對電路配置進行部分地重配置的可重配置電路的圖像處理裝置中，在可重配置電路的重配置失敗的情況下，盡可能地抑制裝置的性能的劣化。