[發(fā)明專利]用于執(zhí)行點積運算的指令和邏輯

有效

• 申請?zhí)枺?/td>: 201510348092.7
• 申請日: 2007-09-20
• 公開（公告）號: CN105022605B
• 公開（公告）日: 2018-10-26
• 發(fā)明（設計）人: R.佐哈;M.塞科尼;R.帕塔薩拉蒂;S.欽努帕蒂;M.布克斯頓;C.德西爾瓦;M.阿卜杜拉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F7/544
• 分類號: G06F7/544
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 朱君;陳嵐

1.一種處理器，包括：

指令預取部件，用于取出點積打包雙精度DPPD浮點指令，所述點積打包雙精度DPPD浮點指令具有第一操作數(shù)、第二操作數(shù)以及8位立即操作數(shù)；

第一128位XMM寄存器，用于存儲所述第一操作數(shù)；

第二128位XMM寄存器，用于存儲所述第二操作數(shù)；

解碼部件，用于對由所述指令預取部件所取出的DPPD浮點指令進行解碼；

調度部件，用于對所述DPPD浮點指令進行調度；以及

執(zhí)行部件，用于基于所調度的DPPD浮點指令對所述第一操作數(shù)和所述第二操作數(shù)執(zhí)行點積操作，其中每個操作數(shù)具有兩個對應64位段，每個對應64位段用于存儲對應打包雙精度浮點值，其中所述8位立即操作數(shù)的每個相應位5和位4用于選擇所述對應打包雙精度浮點值的相應積，以便包含在所述點積操作中，從而生成點積結果，其中所述點積結果將被存儲在包括恰好64位的臨時寄存器中直到它準備將要被進一步操作為止，其中生成所述點積結果進一步包括檢測溢出，并且其中臨時存儲的點積結果用于存儲在所述第一128位XMM寄存器中。

2.如權利要求1所述的處理器，其中，要根據(jù)所述8位立即操作數(shù)的位1和位0來選擇所述點積結果在所述第一128位XMM寄存器中的存儲。

3.一種片上系統(tǒng)SOC硬件，包括：

存儲器控制器；

顯示器控制器；以及

耦合到所述存儲器控制器和所述顯示器控制器的處理器，所述處理器包括：

指令預取部件，用于取出點積打包雙精度DPPD浮點指令，所述點積打包雙精度DPPD浮點指令具有第一操作數(shù)、第二操作數(shù)以及8位立即操作數(shù)；

第一128位XMM寄存器，用于存儲所述第一操作數(shù)；

第二128位XMM寄存器，用于存儲所述第二操作數(shù)；

解碼部件，用于對由所述指令預取部件所取出的DPPD浮點指令進行解碼；

調度部件，用于對所述DPPD浮點指令進行調度；以及

執(zhí)行部件，用于基于所調度的DPPD浮點指令對所述第一操作數(shù)和所述第二操作數(shù)執(zhí)行點積操作，其中每個操作數(shù)具有兩個對應64位段，每個對應64位段用于存儲對應打包雙精度浮點值，其中所述8位立即操作數(shù)的每個相應位5和位4用于選擇所述對應打包雙精度浮點值的相應積，以便包含在所述點積操作中，從而生成點積結果，其中生成所述點積結果進一步包括檢測溢出，其中所述點積結果將被存儲在包括恰好64位的臨時寄存器中直到它準備將要被進一步操作為止，并且其中臨時存儲的點積結果用于存儲在所述第一128位XMM寄存器中。

4.如權利要求3所述的SOC硬件，其中，要根據(jù)所述8位立即操作數(shù)的位1和位0來選擇所述點積結果在所述第一128位XMM寄存器中的存儲。

5.如權利要求3所述的SOC硬件，進一步包括耦合到所述處理器的接口邏輯，所述接口邏輯包括通用串行總線USB接口邏輯和輸入/輸出I/O接口邏輯。

6.一種計算機系統(tǒng)，包括：

如權利要求1至2中的任一項所述的處理器；

網(wǎng)絡控制器；

輸入/輸出I/O控制器，其與所述處理器耦合；

硬盤驅動器，其與I/O橋接器耦合；

閃存，其與I/O橋接器耦合；以及

無線收發(fā)器。

7.一種計算機系統(tǒng)，包括：

如權利要求1至2中的任一項所述的處理器；

存儲器控制器，其與所述處理器耦合；

存儲器，其與所述存儲器控制器耦合；

輸入/輸出I/O控制器，其與所述存儲器控制器耦合；

海量存儲設備；

無線收發(fā)器；以及

音頻控制器。