[發(fā)明專利]再生邏輯塊以實(shí)現(xiàn)提高的吞吐量

在審

• 申請?zhí)枺?/td>: 201510345907.6
• 申請日: 2015-06-19
• 公開（公告）號: CN105302523A
• 公開（公告）日: 2016-02-03
• 發(fā)明（設(shè)計(jì)）人: 休·杰克遜
• 申請（專利權(quán)）人: 想象技術(shù)有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 陸建萍;鄭霞

1.一種數(shù)據(jù)通路流水線(42、51、52、62、71、72)，其包括：

一個(gè)或多個(gè)再生邏輯塊(206、208、502-508、606-612、704-710)，其在所述流水線中形成并行邏輯通路(210、212)；

輸入寄存器塊(214、216、702)，其位于每個(gè)邏輯通路的起始端，其中在任何時(shí)鐘周期中只啟用所述輸入寄存器塊的一個(gè)子集；

多工器(222、712)，其被布置成將所述并行邏輯通路重新合并為單個(gè)輸出；以及

單個(gè)輸出寄存器塊(420、714)，其被連接至所述多工器的輸出端。

2.根據(jù)權(quán)利要求1所述的流水線，其中，再生邏輯塊包括花費(fèi)多于一個(gè)時(shí)鐘周期來完成的硬件邏輯。

3.根據(jù)權(quán)利要求1所述的流水線(52、72)，還包括：

在所述多工器和輸出寄存器塊之間的邏輯塊(510、614、716)。

4.根據(jù)權(quán)利要求1所述的流水線(72)，還包括：

中間多工器(720)，其被連接至所述邏輯通路的子集，并被布置成將所述邏輯通路的所述子集合并為單個(gè)輸出。

5.根據(jù)權(quán)利要求4所述的流水線(72)，還包括：

在所述中間多工器和所述多工器之間的邏輯塊(718)。

6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的流水線(62)，其中，每個(gè)邏輯通路包括第一邏輯塊(606、608)和第二邏輯塊(610、612)以及在所述第一邏輯塊和所述第二邏輯塊之間的中間寄存器級。

7.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的流水線，其包括只在所述流水線的輸入端和輸出端的寄存器級。

8.根據(jù)權(quán)利要求1所述的流水線，其中，所述流水線在處理器(100、101)的功能單元(110)中。

9.一種操作數(shù)據(jù)通路流水線的方法，所述方法包括：

在連續(xù)的時(shí)鐘周期上輪流啟用一組輸入寄存器塊中的每一個(gè)輸入寄存器塊，以將數(shù)據(jù)傳遞到多個(gè)并行邏輯通路中(802)；

在多個(gè)時(shí)鐘周期上處理每個(gè)邏輯通路中的所述數(shù)據(jù)(804)；以及

使用多工器以在連續(xù)的時(shí)鐘周期上輪流從每個(gè)邏輯通路中選擇輸出(806)；

在所有時(shí)鐘周期上啟用被連接至所述多工器的輸出端的單個(gè)輸出寄存器塊。

10.根據(jù)權(quán)利要求9所述的方法，其中，所述數(shù)據(jù)通路流水線在處理器的功能單元中。

11.一種設(shè)計(jì)數(shù)據(jù)通路流水線的方法，所述流水線包括邏輯且所述方法包括：

再生所述邏輯的至少一部分，以形成多個(gè)邏輯通路(902)；

將輸入寄存器塊添加至每個(gè)邏輯通路的起始端(904)；

將輸出寄存器塊添加至每個(gè)邏輯通路的末端(906)；

將所述流水線配置成在連續(xù)的時(shí)鐘周期上依次啟用所述輸入寄存器塊(908)；

將所述流水線配置成在連續(xù)的時(shí)鐘周期上依次啟用所述輸出寄存器塊(910)；

添加多工器，以合并來自邏輯通路的輸出(912)；以及

將在兩個(gè)或多于兩個(gè)邏輯通路的末端處的所述輸出寄存器塊替換為放置于多工器后的單個(gè)輸出寄存器塊，所述多工器合并來自所述兩個(gè)或多于兩個(gè)邏輯通路的輸出(916)。

12.根據(jù)權(quán)利要求11所述的方法，還包括：

使用流水線來優(yōu)化每個(gè)邏輯通路(914)。

13.根據(jù)權(quán)利要求11所述的方法，還包括：

將在兩個(gè)或多于兩個(gè)邏輯通路的末端處的所再生的邏輯的一部分替換為放置于多工器后的所再生的邏輯的所述一部分的單個(gè)實(shí)例，所述多工器合并來自所述兩個(gè)或多于兩個(gè)邏輯通路的輸出(918)。

14.根據(jù)權(quán)利要求11所述的方法，還包括：

將在兩個(gè)或多于兩個(gè)邏輯通路中的所再生的邏輯的一部分替換為所再生的邏輯的所述一部分的單個(gè)實(shí)例和多工器，所述多工器合并來自所述兩個(gè)或多于兩個(gè)邏輯通路的輸出(920)。

15.根據(jù)權(quán)利要求11所述的方法，還包括：

使用寄存器重定時(shí)算法來優(yōu)化在所述流水線中的所述一個(gè)或多個(gè)多工器的位置(922)。

16.根據(jù)權(quán)利要求15所述的方法，其中，所述寄存器重定時(shí)算法是網(wǎng)絡(luò)流量算法以及混合整數(shù)線性程序算法中的一個(gè)。