[發(fā)明專利]一種用于增強(qiáng)ESD性能的IO電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201510342197.1
• 申請(qǐng)日: 2015-06-18
• 公開(kāi)（公告）號(hào): CN105049027B
• 公開(kāi)（公告）日: 2018-09-04
• 發(fā)明（設(shè)計(jì)）人: 陸讓天
• 申請(qǐng)（專利權(quán)）人: 深圳市芯海科技有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185;H01L27/02
• 代理公司: 深圳市凱達(dá)知識(shí)產(chǎn)權(quán)事務(wù)所 44256
• 代理人: 劉大彎

1.一種用于增強(qiáng)ESD性能的IO電路，其特征在于所述IO電路包括檢測(cè)電路、前級(jí)驅(qū)動(dòng)電路、ESD保護(hù)管和IO驅(qū)動(dòng)管；所述檢測(cè)電路由電阻和電容串聯(lián)構(gòu)成，所述前級(jí)驅(qū)動(dòng)電路由MOS構(gòu)成，所述ESD保護(hù)管和IO驅(qū)動(dòng)管復(fù)用并由大尺寸NMOS和大尺寸PMOS構(gòu)成；電阻R1電容C1組成第一ESD檢測(cè)電路；R1一端與電源連接，另一端與C1連接；C1一端與地連接，另一端與R1連接；大尺寸MN1的前級(jí)驅(qū)動(dòng)由兩個(gè)NMOS管MN2、MN3和一個(gè)PMOS管MP4組成；其中，NMOS管MN2柵極連接到R1和C1的連接節(jié)點(diǎn)，NMOS管MN2源極與地連接，NMOS管MN2漏極與NMOS管MN3源極連接；NMOS管MN3柵極與內(nèi)部電路連接，NMOS管MN3漏極與PMOS管MP4漏極連接；PMOS管MP4柵極與內(nèi)部電路連接，PMOS管MP4源極與電源連接；大尺寸NMOS管MN1柵極連接到PMOS管MP4漏極和NMOS管MN3漏極，NMOS管MN1源極與地連接，NMOS管MN1漏極與用于輸出的外部引腳VIO連接；電阻R和電容C構(gòu)成檢測(cè)電路，能夠檢測(cè)ESD事件，并作為前級(jí)驅(qū)動(dòng)的輸入；前級(jí)驅(qū)動(dòng)電路控制大尺寸NMOS和大尺寸PMOS的開(kāi)關(guān)；大尺寸NMOS及大尺寸PMOS，在ESD事件中及時(shí)有效的釋放靜電，而在正常工作中作為IO電路的驅(qū)動(dòng)管。

2.如權(quán)利要求1所述的用于增強(qiáng)ESD性能的IO電路，其特征在于所述IO電路，其還包括有ESD二級(jí)保護(hù)電路，所述ESD二級(jí)保護(hù)電路設(shè)置于IO電路的后部，位于IO電路的內(nèi)部電路與輸出的外部引腳VIO之間。

3.如權(quán)利要求1所述的用于增強(qiáng)ESD性能的IO電路，其特征在于所述的電阻為多晶電阻、擴(kuò)散電阻、夾斷電阻、晶體管等效電阻的任意一種或幾種的組合；所述電容，為井電容、MOS電容、多晶電容、金屬電容任意一種或幾種的組合。

4.如權(quán)利要求3所述的用于增強(qiáng)ESD性能的IO電路，其特征在于所述電阻R1和電容C1組成的第一ESD檢測(cè)電路，電阻R2和電容C2組成的第二ESD檢測(cè)電路，第一ESD檢測(cè)電路與第二ESD檢測(cè)電路并聯(lián)于前級(jí)驅(qū)動(dòng)電路之前，兩者的RC時(shí)間常數(shù)設(shè)計(jì)在0.01～1.0us。

5.如權(quán)利要求4所述的用于增強(qiáng)ESD性能的IO電路，其特征在于所述電阻R2和電容C2組成第二ESD檢測(cè)電路；電阻R2一端與地連接，另一端與電容C2連接；電容C2一端與電源連接，另一端與電阻R2連接；大尺寸MP1的前級(jí)驅(qū)動(dòng)由兩個(gè)PMOS管MP2、MP3和一個(gè)NMOS管MN4組成；其中，PMOS管MP2柵極連接到R2和C2的連接節(jié)點(diǎn)，PMOS管MP2源極與電源連接，PMOS管MP2漏極與PMOS管MP3源極連接；PMOS管MP3柵極與內(nèi)部電路連接，PMOS管MP3漏極與NMOS管MN4漏極連接；NMOS管MN4柵極與內(nèi)部電路連接，NMOS管MN4源極與地連接；大尺寸PMOS管MP1柵極連接到NMOS管MN4漏極和PMOS管MP3漏極，MP1源極與電源連接，MP1漏極與外部引腳VIO連接。