[發(fā)明專利]一種基于多操作系統(tǒng)的多內(nèi)核處理裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201510329217.1
• 申請(qǐng)日: 2015-06-15
• 公開（公告）號(hào): CN104951374A
• 公開（公告）日: 2015-09-30
• 發(fā)明（設(shè)計(jì)）人: 吳韜;王顥;胡堯
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航空無(wú)線電電子研究所
• 主分類號(hào): G06F9/54
• 分類號(hào): G06F9/54
• 代理公司: 上海和躍知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31239
• 代理人: 楊慧

技術(shù)領(lǐng)域

本發(fā)明屬于航空電子系統(tǒng)中的機(jī)載計(jì)算機(jī)技術(shù)領(lǐng)域，特別涉及基于多核架構(gòu)的處理裝置及其方法。

背景技術(shù)

隨著新一代航空電子系統(tǒng)對(duì)處理性能和集成度的要求越來越高，各分系統(tǒng)中廣泛應(yīng)用的處理裝置必須擁有強(qiáng)大的計(jì)算能力、多層緩存結(jié)構(gòu)、高速IO接口和矢量運(yùn)算功能，以應(yīng)對(duì)如任務(wù)調(diào)度，數(shù)據(jù)處理，圖形繪制等不同分系統(tǒng)的特色需求。另外設(shè)備的輕量化和低功耗化要求，也給處理裝置提出了新的挑戰(zhàn)。

原有的技術(shù)路線是通過將多個(gè)已經(jīng)成熟應(yīng)用的處理裝置集成到單個(gè)裝置上，以達(dá)到系統(tǒng)設(shè)計(jì)的性能要求。但這種簡(jiǎn)單的物理堆疊集成要求較大的結(jié)構(gòu)空間，同時(shí)裝置散熱量的提升也不符合低功耗化的要求。

發(fā)明內(nèi)容

為了滿足設(shè)備的輕量化和低功耗化要求，本發(fā)明的發(fā)明目的在于提供一種基于多操作系統(tǒng)的多內(nèi)核處理裝置，將處理器的外設(shè)資源根據(jù)應(yīng)用需求差異性的分配給不同的內(nèi)核進(jìn)行控制，多個(gè)內(nèi)核之間通過共享內(nèi)存進(jìn)行數(shù)據(jù)通信。該發(fā)明相對(duì)于傳統(tǒng)的技術(shù)路線，充分利用了處理器資源，在功耗未有提升的情況下倍化了處理能力。多個(gè)內(nèi)核上運(yùn)行的不同操作系統(tǒng)根據(jù)不同應(yīng)用場(chǎng)合進(jìn)行特殊定制，以滿足系統(tǒng)的多方面需求。

本發(fā)明的發(fā)明目的通過以下技術(shù)方案實(shí)現(xiàn)：

一種基于多操作系統(tǒng)的多內(nèi)核處理裝置，包括電源電路、多內(nèi)核處理器電路、共享內(nèi)存電路、數(shù)據(jù)外存電路、低速通信電路、高速通信電路、調(diào)試與下載電路。

所述電源電路為多內(nèi)核處理器電路、共享內(nèi)存電路、數(shù)據(jù)外存電路、低速通信電路、高速通信電路、調(diào)試與下載電路適配相應(yīng)的電源激勵(lì)；

所述多內(nèi)核處理器電路通過高速通信電路和低速通信電路，接收來自其他裝置的數(shù)據(jù)信息，通過多內(nèi)核處理器電路上運(yùn)行的各個(gè)操作系統(tǒng)對(duì)數(shù)據(jù)信息進(jìn)行處理及發(fā)送；

所述共享內(nèi)存電路用于作為數(shù)據(jù)暫存空間，為多內(nèi)核處理器電路上運(yùn)行的各個(gè)操作系統(tǒng)提供數(shù)據(jù)交互橋梁；

所述數(shù)據(jù)外存電路用于作為非易失性空間，存儲(chǔ)多內(nèi)核處理器電路所處理的數(shù)據(jù)信息；

所述的低速通信電路用于作為與外界通信的低速通道，實(shí)現(xiàn)多內(nèi)核處理器電路與其他裝置之間接收或發(fā)送低速數(shù)據(jù)信息；

所述的高速通信電路用于作為與外界通信的高速通道，實(shí)現(xiàn)多內(nèi)核處理器電路與其他裝置之間接收或發(fā)送高速數(shù)據(jù)信息；

所述調(diào)試與下載電路用于作為與上位機(jī)相連的配置端，下載包括邏輯代碼和操作系統(tǒng)代碼的配置項(xiàng)，實(shí)現(xiàn)對(duì)多內(nèi)核處理裝置的硬件配置。

依據(jù)上述特征，多內(nèi)核處理器電路集成了與共享內(nèi)存電路接口的內(nèi)存控制器。

進(jìn)一步，所述共享內(nèi)存電路由1片以上內(nèi)存芯片堆疊而成，各片內(nèi)存芯片除共享地址信號(hào)外，其他控制信號(hào)均由內(nèi)存控制器提供。

依據(jù)上述特征，多內(nèi)核處理器電路集成了與數(shù)據(jù)外存電路接口的eLBC總線控制器。

進(jìn)一步，所述eLBC總線控制器與數(shù)據(jù)外存電路之間設(shè)有1個(gè)以上的總線收/發(fā)控制器，通過將總線收/發(fā)控制器以菊花鏈的形式相連并通過片選信號(hào)進(jìn)行區(qū)別實(shí)現(xiàn)數(shù)據(jù)外存電路的擴(kuò)展。

依據(jù)上述特征，多內(nèi)核處理器電路集成了與高速通信電路接口的PCIE控制器和10/100/l000M?Ethernet控制器。

依據(jù)上述特征，多內(nèi)核處理器電路集成了與低速通信電路接口的雙路UART控制器和通用I/0口。

依據(jù)上述特征，多內(nèi)核處理器電路集成了與調(diào)試與下載電路接口的JTAG接口。

與現(xiàn)有技術(shù)相比，本發(fā)明的效果在于：

a)由于采用了多核處理器，本發(fā)明相比傳統(tǒng)的技術(shù)路線，在計(jì)算能力、多層緩存、高速IO接口和矢量運(yùn)算方面有較大的改善，同時(shí)降低了整個(gè)裝置的熱量和重量，符合機(jī)載電子設(shè)備的小型化和低功耗化要求。

b)又由于采用了多操作系統(tǒng)的技術(shù)路線，本發(fā)明在面對(duì)不同種類應(yīng)用的需求時(shí)，可以充分利用裝置內(nèi)所有硬件資源，在不同操作系統(tǒng)下實(shí)現(xiàn)各應(yīng)用的目標(biāo)，提高了對(duì)不同種類應(yīng)用的適應(yīng)度。

附圖說明

圖1為本發(fā)明一種基于多操作系統(tǒng)的多內(nèi)核處理裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一種基于多操作系統(tǒng)的多內(nèi)核處理裝置的功能示意圖；

圖3為實(shí)施例中多內(nèi)核處理器電路的結(jié)構(gòu)示意圖；

圖4為實(shí)施例中共享內(nèi)存電路的結(jié)構(gòu)示意圖；

圖5為實(shí)施例中數(shù)據(jù)外存電路的結(jié)構(gòu)示意圖；

圖6為實(shí)施例中低速通信電路的結(jié)構(gòu)示意圖；

圖7為實(shí)施例中高速通信電路的結(jié)構(gòu)示意圖；

圖8為雙操作系統(tǒng)工作模式圖。

具體實(shí)施方式