[發明專利]基于VFO緩沖放大器的邏輯保護濾波放大自動報警系統

在審

• 申請號: 201510324252.4
• 申請日: 2015-06-12
• 公開（公告）號: CN105007049A
• 公開（公告）日: 2015-10-28
• 發明（設計）人: 黃濤
• 申請（專利權）人: 成都雷克爾科技有限公司
• 主分類號: H03F1/52
• 分類號: H03F1/52
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.基于VFO緩沖放大器的邏輯保護濾波放大自動報警系統，主要由控制芯片AX，與該控制芯片AX相連接的異或門集成芯片U1，與該異或門集成芯片U1相連接的電平采樣保護電路，分別與異或門集成芯片U1、電平采樣保護電路及控制芯片AX相連接的控制開關報警電路，以及串接在電平采樣保護電路與異或門集成芯片U1之間的VFO緩沖放大器電路和光束激發式邏輯放大電路組成，其特征在于，在光束激發式邏輯放大電路與VFO緩沖放大器電路之間還串接有串聯設置的濾波放大電路(10)和邏輯保護射極耦合式放大電路(20)；所述濾波放大電路(10)由三極管VT101，三極管VT102，三極管VT103，三極管VT104，三極管VT105，三極管VT106，三極管VT107，運算放大器P101，運算放大器P102，一端作為輸入端、另一端與三極管VT107的基極相連接的電阻R101，與電阻R101并聯的電容C101，一端與三極管VT107的基極相連接、另一端經電阻R105后與三極管VT107的發射極相連接的電阻R103，一端與三極管VT107的基極相連接、另一端經電阻R104后與三極管VT107的集電極相連接的電阻R102，正極與三極管VT107的發射極相連接、負極與電阻R103和電阻R105的連接點相連接的電容C104，串接在三極管VT101的基極與發射極之間的電阻R114，一端接地、另一端與三極管VT102的基極相連接的電阻R113，P極與三極管VT103的基極相連接、N極經電容C103后與三極管VT107的集電極相連接的二極管D101，P極經二極管D102后與二極管D101的N極相連接、N極與三極管VT106的基極相連接的二極管D103，串接在三極管VT106的基極與集電極之間的電阻R111，一端接地、另一端與三極管VT104的發射極相連接的電阻R112，負極接地、正極經電阻R106后與電容C104的正極相連接的電容C105，一端與電容C105的正極相連接、另一端與運算放大器P101的負輸入端相連接的電阻R108，一端與電容C105的正極相連接、另一端與運算放大器P101的輸出端相連接的電阻R107，串接在運算放大器P101的負輸入端與輸出端之間的電容C106，負極接地、正極與運算放大器P102的正輸入端相連接的電容C108，負極經電阻R109后與運算放大器P101的輸出端相連接、正極與運算放大器P102的負輸入端相連接的電容C107，一端與電容C107的負極相連接、另一端與電容C108的正極相連接的電阻R110，以及負極與三極管VT107的基極相連接、正極經電阻R115后與三極管VT104的發射極相連接的電容C102組成；其中，電容C104的負極還同時與三極管VT106的集電極和三極管VT105的集電極相連接，三極管VT101的發射極、三極管VT103的集電極和三極管VT104的集電極均與電阻R102和電阻R104的連接點相連接，三極管VT101的基極與三極管VT102的發射極相連接，三極管VT101的集電極與三極管VT102的基極相連接，三極管VT102的集電極與三極管VT103的基極相連接，三極管VT103的發射極與三極管VT104的基極相連接，三極管VT104的發射極與三極管VT105的發射極相連接，三極管VT105的基極與三極管VT106的發射極相連接，運算放大器P101的正輸入端接地，電容C107的正極還同時與運算放大器P102的輸出端以及二極管D101的N極相連接，所述三極管VT104的發射極作為輸出端；

所述光束激發式邏輯放大電路主要由功率放大器P1，與非門IC1，與非門IC2，與非門IC3，負極與功率放大器P1的同相端相連接、正極經光二極管D4后接地的極性電容C4，一端與極性電容C4的正極相連接、另一端經二極管D5后接地的電阻R13，正極與電阻R13和二極管D5的連接點相連接、負極接地的極性電容C6，一端與與非門IC1的負極輸入端相連接、另一端與功率放大器P1的同相端相連接的電阻R14，串接在功率放大器P1的反相端與輸出端之間的電阻R15，一端與與非門IC1的輸出端相連接、另一端與與非門IC3的負極輸入端相連接的電阻R16，正極與與非門IC2的輸出端相連接、負極與與非門IC3的負極輸入端相連接的電容C5，以及一端與極性電容C6的正極相連接、另一端與與非門IC2的負極輸入端相連接的電阻R17組成；所述與非門IC1的正極輸入端與功率放大器P1的反相端相連接，其輸出端與與非門IC2的正極輸入端相連接，與非門IC3的正極輸入端則與功率放大器P的輸出端相連接；所述VFO緩沖放大器電路由三極管Q4，三極管Q5，一端與三極管Q4的基極相連接、另一端經電容C1后與與非門IC3的輸出端相連接的電阻R8，一端與三極管Q4的基極相連接、另一端順次經電阻R12和電容C3后與異或門集成芯片U1相連接的電阻R11，一端與三極管Q4的基極相連接、另一端與電阻R12和電容C3的連接點相連接的電阻R10，以及一端與三極管Q4的集電極相連接、另一端經電容C2后接地的電阻R9組成；所述三極管Q5的發射極與電阻R10與電阻R12的連接點相連接，其集電極與電阻R9和電容C2的連接點相連接，其基極與三極管Q4的集電極相連接；所述三極管Q4的發射極接地，且三極管Q5的集電極還外接+9v～12V的直流電壓VCC；功率放大器P1的正極輸入端則與電平采樣保護電路相連接；所述邏輯保護射極耦合式放大電路主要由三極管Q6，三極管Q7，功率放大器P2，功率放大器P3，串接在功率放大器P2的反相端與輸出端之間的電阻R19，串接在功率放大器P3的同相端與輸出端之間的極性電容C9，串接在功率放大器P2的同相端與三極管Q6的集電極之間的電阻R18，串接在三極管Q6的集電極與三極管Q7的基極之間的電阻R20，與電阻R20相并聯的電容C8，負極與功率放大器P2的同相端相連接、正極經電阻R21后與三極管Q6的發射極相連接的極性電容C7，串接在三極管Q7的基極與極性電容C7的正極之間的電阻R22，正極與三極管Q7的發射極相連接、負極順次經穩壓二極管D6和電阻R23后與功率放大器P2的輸出端相連接的電容C10，P極與功率放大器P3的輸出端相連接、N極經電阻R25和電阻R24后與穩壓二極管D6與電阻R23的連接點相連接的二極管D7，以及P極與電容C10的負極相連接、N極與二極管D7與電阻R25的連接點相連接的穩壓二極管D8組成；所述三極管Q6的基極與極性電容C7的正極相連接，其發射極與三極管Q7的發射極相連接，其集電極與功率放大器P2的反相端相連接；三極管Q7的集電極與功率放大器P3的反相端相連接，功率放大器P3的同相端與功率放大器P2的輸出端相連接；所述極性電容C7的正極與與非門IC3的負極輸入端相連接，而電阻R25與電阻R24的連接點則與電阻R101的輸入端相連接。