[發明專利]對位寬為10的數據進行檢錯和糾錯的電路

在審

• 申請號: 201510320976.1
• 申請日: 2015-06-11
• 公開（公告）號: CN104917592A
• 公開（公告）日: 2015-09-16
• 發明（設計）人: 曹春
• 申請（專利權）人: 天津大學
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 李麗萍

技術領域

本發明涉及電子信息技術領域，特別是涉及一種可以針對傳輸后的數據進行檢錯和糾錯的電路結構。

背景技術

隨著科學技術的發展，人們已經處于信息數據時代，時時刻刻都要和數據打交道，這就離不開數據的傳送。而在數據傳輸的過程中，由于信道中存在各種干擾，數據會發生差錯，即接收端接收的數據和發送端發送的數據不同，這會對數據的可靠性和真實性帶來極壞的影響。為此，數據檢錯成為研究的焦點，現有技術中有許多的檢錯電路，比如基于奇偶校驗原理的電路結構，該電路只能檢測數據是否發生錯誤，一旦原始數據發生錯誤，則該電路可以確定出數據發生錯誤的位置，但卻不能對發生錯誤的數據進行糾錯，只能要求發送端再重新發送一次原始數據，這就會降低數據傳輸效率與數據安全性。

發明內容

針對現有技術中存在的問題，本發明提出了一種對位寬為10的數據進行檢錯和糾錯的電路，一旦原始數據發生錯誤，則該電路可以確定出數據發生錯誤的位置并將其更正，該電路原理簡單，結構精簡，同時具備檢錯和糾錯的功能，有著極大的優勢。

為了解決上述技術問題，本發明提出的一種對位寬為10的數據進行檢錯和糾錯的電路，包括編碼電路和糾錯電路；所述編碼電路包括4個六位輸入的異或門，用來實現對原始10位數據的編碼，產生4個數據編碼位；所述糾錯電路包括4個七位輸入的異或門、10個四位輸入的與門和10個兩位輸入的異或門；所述4個七位輸入的異或門用來實現對發生錯誤的數據位進行檢錯，從而確定原始數據是否發生錯誤，以及發生錯誤的數據位的位置；所述10個四位輸入的與門用來產生位寬為10的數據，它將發生錯誤的數據位置1，沒有發生錯誤的數據位置0；所述10個兩位輸入的異或門用來將上述10個四位輸入的與門產生的10位數據和現在已經發生錯誤的數據中的10位進行異或，使發生錯誤的數據位與1異或之后取反，沒有發生錯誤的數據位與0異或之后保持原值。

與現有技術相比，本發明的有益效果是：

本發明對位寬為10的數據進行檢錯和糾錯的電路不但可以判斷數據是否出錯，而且可以對出錯的數據進行改正，以恢復至原始數據。該電路可以通過門電路來實現，僅僅需要18個異或門，10個與門就可以實現檢錯和糾錯的功能。方法簡單，便于操作。

附圖說明

圖1是本發明具有檢錯和糾錯功能的電路框架圖；

圖2是本發明電路中對原始數據進行編碼的編碼電路；

圖3是本發明中具有檢錯和糾錯功能的糾錯電路；

圖4是圖3中左側的具有對錯誤數據定位功能的電路；

圖5是圖3中右側的具有糾錯功能的電路。

具體實施方式

下面結合附圖和具體實施例對本發明技術方案作進一步詳細描述，所描述的具體實施例僅對本發明進行解釋說明，并不用以限制本發明。

如圖1所示，本發明一種對位寬為10的數據進行檢錯和糾錯的電路的設計思路是：輸入端是一個位寬為10的原始數據，編碼電路的功能是將原始數據編碼擴展成14位數據，編碼電路和糾錯電路之間是數據的傳輸通道—信道，數據在傳輸時可能發生錯誤，糾錯電路的功能是對錯誤數據位進行定位和糾錯，輸出端是糾錯完成后的10位原始數據。

本發明一種對位寬為10的數據進行檢錯和糾錯的電路包括編碼電路和糾錯電路；所述編碼電路包括4個六位輸入的異或門；所述糾錯電路包括4個七位輸入的異或門、10個四位輸入的與門和10個兩位輸入的異或門。

如圖2所示，所述4個六位輸入的異或門用來實現對原始10位數據的編碼，產生4個數據編碼位，其中original[1:10]表示10位原始數據，bianma[1:14]表示編碼后位寬為14的數據，Xor1、Xor2、Xor3和Xor4為4個六位輸入的異或門。