[發(fā)明專利]一種負(fù)電壓觸發(fā)的檢測電路

有效

• 申請?zhí)枺?/td>: 201510320141.6
• 申請日: 2015-06-12
• 公開（公告）號: CN104950977B
• 公開（公告）日: 2016-10-26
• 發(fā)明（設(shè)計(jì)）人: 李亞
• 申請（專利權(quán)）人: 長沙景嘉微電子股份有限公司
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，用于在正電源供電的電路用負(fù)電壓觸發(fā)的電路。

背景技術(shù)

在集成電路設(shè)計(jì)中，在正電源供電的電路中，數(shù)字信號輸入端口通常僅能識別高、低兩種信號，當(dāng)所需的控制量增多時(shí)，一般通過增加IO口的數(shù)量實(shí)現(xiàn)。

發(fā)明內(nèi)容

在正電源供電的電路中，傳統(tǒng)的IO口僅能識別高、低兩種信號，假設(shè)數(shù)字IO口的數(shù)量為n（n≥1），則輸入的組合為2ⁿ，如果IO口能識別高、低、負(fù)三種信號，假設(shè)數(shù)字IO口的數(shù)量為n（n≥1），則輸入的組合為3ⁿ，可以大大提高IO的使用效率。

本發(fā)明基于以上思想，在自偏置電流電路的基礎(chǔ)上，設(shè)計(jì)了一種在正電源供電的電路中，可以識別負(fù)電壓信號的檢測電路，主要的技術(shù)點(diǎn)有兩個(gè)方面：

1．在不增加器件類型，且確保器件工作范圍的前提下檢測到負(fù)電壓信號；

2．可以任意調(diào)節(jié)負(fù)電壓觸發(fā)的閾值。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1?本發(fā)明的負(fù)電壓觸發(fā)的檢測電路。

具體實(shí)施方式

以下結(jié)合附圖，詳細(xì)說明發(fā)明公開的一種負(fù)電壓觸發(fā)的控制電路的結(jié)構(gòu)和工作過程。

一種在正電源供電的電路中能用負(fù)電壓觸發(fā)的檢測電路，可以使數(shù)字IO在高、低兩種狀態(tài)之外增加“負(fù)”這第三種狀態(tài)，拓展IO的功能；具體電路由4個(gè)NMOS管、3個(gè)PMOS管、一個(gè)偏置電流、一個(gè)輸出反相器、一個(gè)電阻構(gòu)成；電阻R的一端連接到輸入IN，另一端連接到NMOS管M1的源極結(jié)點(diǎn)Vs；NMOS管M1的源極連接到結(jié)點(diǎn)Vs，柵極連接到NMOS管M2的柵極和漏極以及PMOS管M4的漏極作為NMOS電流鏡的偏置電壓VGN1，漏極連接到PMOS管M3的漏極和柵極以及PMOS管M4和M7的柵極作為PMOS管的偏置電壓VGP；NMOS管M2的源極連接到地，柵極和漏極連接到偏置電壓VGN1；PMOS管M3的源極連接到電源VDD，柵極和漏極連接到偏置電壓VGP；PMOS管M4的源極連接到電源VDD，柵極連接到偏置電壓VGP，漏極連接到偏置電壓VGN1；NMOS管M5的源極連接到地，柵極連接到NMOS管M6的柵極和漏極以及電流源I0的一端作為NMOS管的偏置電壓VGN2，漏極連接到PMOS管M7的漏極和反相器X1的輸入；NMOS管M6的源極接地，柵極和漏極連接到偏置電壓VGN2；PMOS管M7的源極接電源VDD，柵極接偏置電壓VGP，漏極連接到NMOS管M5的漏極和反相器X1的輸入；反相器X1的輸入結(jié)點(diǎn)V1連接到NMOS管M5的漏極和PMOS管M7的漏極，輸出連接到輸出端OUT；偏置電流I0的一端接電源VDD，另一端接偏置電壓VGN2。

其中M1與M2尺寸相同，M3、M4、M7尺寸相同，M5與M6尺寸相同，偏置電流I0流過的電流為I；M1、M2、M3、M4和電阻R構(gòu)成了一個(gè)簡單的自偏置電流電路；當(dāng)IN為高電平時(shí)，流經(jīng)M1、M2、M3、M4、M7的電流為0，V1輸出為低電平，OUT輸出為高電平；當(dāng)IN為低電平時(shí)，同樣流經(jīng)M1、M2、M3、M4、M7的電流為0，V1輸出為低電平，OUT輸出為高電平；當(dāng)IN為負(fù)電壓時(shí)，假設(shè)IN電壓為V_IN，在不考慮溝道調(diào)制效應(yīng)的條件下，NMOS管M1的源極電壓Vs等于M2的源極電壓0V，則流過M1的電流可以用[Equ.1]表示；當(dāng)各MOS管均工作于飽和區(qū)，即M7鏡像的電流等于M5鏡像的電流可以用表達(dá)式[Equ.2]表示，綜合表達(dá)式[Equ.1]、[Equ.2]，可以得到輸入IN到達(dá)負(fù)電壓的翻轉(zhuǎn)點(diǎn)電壓V_IN，可以用表達(dá)式[Equ.3]表示，當(dāng)IN電壓低于該值則V1為高，OUT輸出低電平。

?????????????????????????????????????????????????????????????????????????????????????[Equ.1]

????????????????????????????????????????[Equ.2]

?????????????????????????????????????????????????[Equ.2]

綜上所述，本發(fā)明在自偏置電流電路的基礎(chǔ)上，加以改進(jìn)使自偏置電流電路只能在IN為負(fù)電壓的條件下工作，并可以通過電阻R和偏置電流I調(diào)節(jié)檢測電路的閾值；實(shí)現(xiàn)了在正電壓供電的電路中用負(fù)電壓觸發(fā)的檢測電路，拓展了IO的功能。